请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3660EVM Thread 中讨论的其他器件：ADC3660
工具与软件：
我想创建一个用于配置和加载的文件、而不是每次都配置 ADC35XX EVM GUI。 请告诉我如何操作。
工具与软件：
我想创建一个用于配置和加载的文件、而不是每次都配置 ADC35XX EVM GUI。 请告诉我如何操作。
您好 Miyahara San、
要实现实数输出的 FS /4混合、您需要首先按照所需的配置(通道数、分辨率等)配置器件。 然后、您可以启用复杂抽取、所需的抽取因子为4。
然后、可以使用数字功能窗口中的 FS /4混频器开关启用 FS /4混频器。
或者、也可以通过对寄存器0x26进行编程来配置、如下所示。
您好 Luke San
我按您所说的方式进行设置、那么它会变为 Fclock = 3.41MHz。
预期的频率为7.68MHz。
此外、不会输出输出输出数据。
附件是 GUI 屏幕和时钟波形的捕捉。
请告诉我怎么了。
此致！
Miyahara
尊敬的 Miyahara San、
很抱歉,我们上星期因为假期而不能上班。 是的、设计团队通知我、对于 DDC/4混频器模式、必须将 FS 块配置为复杂分贝、但输出接口不能进行配置、就好像器件处于实时抽取模式一样。 下面列出了所需的步骤：
1) 1) FCLK = 61.44MHz、DCLKIN = 123.88MHz
2) 2)将 ADC 配置为16位、2线模式、4倍复杂抽取。 配置采样率和 NCO 频率。
3) 3)启用 FS /4混频器
4) 4)将输出接口配置为实时抽取模式。 根据数据表中的配置表8-9、16位、2W 实时抽取需要实现以下特性：
您可以在 GUI 中从此处配置 FCLK 源和 FCLK 分频器：
将 FCLK 源设置为 BYPASS、将 FCLK Divider 设置为2。 您应该得到15.36MHz 的 FCLK。
5)在 HSDC 专业版中、使用 ADC3660_2W_16bit_CMOS 选项、并确保将数据速率设置为30.72MHz、因为输出数据速率现在已经翻倍。 (FS /十进制因子)* 2
尊敬的 Luke San
感谢您的答复。
我能让它像我想的那样工作。
最后、我们现在按屏幕所示对以下条件进行设置。
请指出任何错误。
组合
ADC SAMPLINGRATE 61.44MHz
抽取设置：8
电线数量：2.
输出分辨率：16位
输出带宽：7.68MHz
FS /4与真实输出混合
