• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 334 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD48：如何将 TX_TRIG 与 AFE58jd48配合使用

admin
Guru**** 2416110 points
Other Parts Discussed in Thread: AFE58JD48, AFE58JD28, LMK00308, TX08D

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1450013/afe58jd48-how-to-use-tx_trig-with-afe58jd48

器件型号：AFE58JD48
主题中讨论的其他器件： AFE58JD28、 LMK00308、 TX08D

工具与软件：

尊敬的 DC 团队：

我对如何将 TX_TRIG 与 AFE58jd48配合使用感到困惑、我的问题与以下链接有关： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1347004/afe58jd28-synchronizing-two-afe58jd28-afes/5142536?tisearch=e2e-sitesearch&keymatch=afe%20tx_trig#5142536

  • SYSREF 是否可以复位 AFE58JD48的 DEMOD 和测试图形(如 TX_TRIG)？ 与 AFE58JD28相同。
  • 我应该如何为要同步的多个 AFE58jd48提供 TX_TRIG？ 如果要同步所有 TX_TRIG 并满足系统时钟的时序要求、是否必须使用时钟缓冲器、例如使用 LMK00308为发送器芯片提供 TR_BF_SYNC？
  • 如何使用时钟缓冲器芯片同时输出 AFE 的系统时钟和 TX_TRIG

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请参阅以下回复：

    • SYSREF 是否可以复位 AFE58JD48的 DEMOD 和测试图形(如 TX_TRIG)？ 与 AFE58JD28相同。
      • 默认情况下、SYSREF 不会复位 DEMOD。
    • 我应该如何为要同步的多个 AFE58jd48提供 TX_TRIG？ 如果要同步所有 TX_TRIG 并满足系统时钟的时序要求、是否必须使用时钟缓冲器、例如为发送器芯片提供 TR_BF_SYNC LMK00308TM
      • TX_TRIG 将复位斜坡测试图形。 因此、 您可以启用斜坡并应用 TX_TRIG、然后在 FPGA 中查找斜坡数据来同步通道和器件。 另一种方法是、如果您计划使用 DEMOD、则可以查找同步字以对齐数据。 您不需要像 LMK 这样的缓冲器。 TX_TRIG 将来自 FPGA、因此您可以调整 FPGA 中的时序以满足 TX_TRIG 时序、但仍需要对器件间匹配的 TX_TRIG 长度进行布线。
    • 如何使用时钟缓冲器芯片同时输出 AFE 的系统时钟和 TX_TRIG
      • 如上所述、TX_TRIG 应来自 FPGA、并且通过调整 FPGA 中的时序、您可以满足 TX_TRIG 和 ADC 时钟之间的目标时序。

    此致、

    安息日

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、安息日

    非常感谢！  这解决了我大部分的困惑,但这里来了另外两个点:

    •  调整 FPGA 中 TX_TRIG 的时序是否意味着我必须将一个 ADC 时钟拆分到 FPGA？
    • "对 BF_CLK 时钟信号使用相同的扇出缓冲器以匹配时序"(在 TX08D 数据表中)意味着什么？  LMK00832不应同时输出两个不同的信号并调整其相位。  ？在 FPGA 中调整 TX_BF_SYNC 的时序以及 Δ t

    此致！

    高峰

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    -首先最好使用相同的 ADC_CLK 频率来启动 TX_TRIG。 因此、最好将其路由到 FPGA 并使用它生成 TX_TRIG。 您可以在时序控制中、在 FPGA 中调整输出缓冲器延迟最小/最大限制、以便在需要时调整 TX_TRIG 时序。

    -案例对于 Tx 设备是不同的。 在 Tx 器件中、首先时钟频率比 Rx 器件高2倍或4倍。 因此、可用的时序裕量较小、因此我们使 TR_BF_SYNC 也发生差分、并建议通过相同的缓冲器对其进行路由、以实现更好的时序。 但在 Rx 情况下、TX_TRIG 是单端的、因此无法通过同一个缓冲器进行传递。 它可以来自 FPGA、由于有更多的时间可用、因此也没问题。

    此致、

    安息日

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、安息日

    可以设计这样的系统吗？

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    由于这些器件遵循 NDA、我们来通过邮件讨论一下。 请将以下邮件 ID 上的消息丢弃给我：

    support_us_afe_tx@list.ti.com 

    此致、

    安息日