[参考译文] AFE58JD48：如何将 TX_TRIG 与 AFE58jd48配合使用

您好、安息日

非常感谢！  这解决了我大部分的困惑,但这里来了另外两个点:

•  调整 FPGA 中 TX_TRIG 的时序是否意味着我必须将一个 ADC 时钟拆分到 FPGA？
• "对 BF_CLK 时钟信号使用相同的扇出缓冲器以匹配时序"(在 TX08D 数据表中)意味着什么？  LMK00832不应同时输出两个不同的信号并调整其相位。  ？在 FPGA 中调整 TX_BF_SYNC 的时序以及 Δ t

此致！

高峰

您好！

-首先最好使用相同的 ADC_CLK 频率来启动 TX_TRIG。 因此、最好将其路由到 FPGA 并使用它生成 TX_TRIG。 您可以在时序控制中、在 FPGA 中调整输出缓冲器延迟最小/最大限制、以便在需要时调整 TX_TRIG 时序。

-案例对于 Tx 设备是不同的。 在 Tx 器件中、首先时钟频率比 Rx 器件高2倍或4倍。 因此、可用的时序裕量较小、因此我们使 TR_BF_SYNC 也发生差分、并建议通过相同的缓冲器对其进行路由、以实现更好的时序。 但在 Rx 情况下、TX_TRIG 是单端的、因此无法通过同一个缓冲器进行传递。 它可以来自 FPGA、由于有更多的时间可用、因此也没问题。

此致、

安息日

您好、安息日

可以设计这样的系统吗？