This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1451405/ads1299-4-clock-signal-requirements
工具与软件：
尊敬的所有人：
我想将现有的24.576MHz 时钟除以12、以驱动1299的2.048MHz 时钟输入。
我的问题：
该2.048MHz 时钟是否为正方形、即50%的占空比、或者33%的占空比是否足够？
换句话说：我可以使用在计数11之后复位的4位计数器的第3位吗？
此致、
Andre
安德烈、您好！
感谢您发帖。
对 ADS1299没有严格的占空比要求。 控制 ADC 采样时序的调制器时钟通过将主时钟输入除以系数4来获得。
话虽如此、我也不认为这一点已经受到考验。 相对于使用器件的内部振荡器、您是否认为以这种方式生成时钟有好处？
Ryan
尊敬的 Ryan：
非常感谢您的快速回复！
实际上、我们希望将芯片同步到由编解码器生成的音频激励、该编解码器从24.576MHz 时钟获取其48kHz 采样率。 最简单的方法是将时钟除以12。
但是、为了确保安全、我们将多花一个触发器来创建一个方形2.048MHz。
