This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL2500:支持 LVDS 差分输出电压和输出共模电压的最小和最大值

Guru**** 1955440 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1451778/adc12dl2500-support-on-minimum-and-maximum-values-for-lvds-differential-output-voltage-and-output-common-mode-voltage

器件型号:ADC12DL2500

工具与软件:

您好!

在 ADC12DL2500ACF 中、只为差分输出电压(默认摆幅(HSM)、低摆幅(LSM))和 LVDS 输出的输出共模电压提供典型值。 我们要将 ADC 与 XCVU23P FPGA 连接。  

 

我们想知道 最小值和最大值 为了检查与 FPGA 的兼容性、请执行以下操作:

  1. 默认摆幅(HSM)。
  2. 低摆幅(LSM)。
  3. VLVDS = 1.9V

FYR 我已附加图像。 请检查并回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Narender:

    差分摆幅的标称值与标准 LVDS 摆幅一致。  让我看看我是否能找到更多信息。
    共模表示它与电源一起跟踪。  因此、如果电源为1.85V、则共模为1.25V。

    此致、

    Geoff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Geoff:

    下面是 FPGA LVDS 规范的 PFA 图像、请查看并共享 最小值/最大值  缩短了 默认摆幅(HSM)、低摆幅(LSM)时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Geoff:

    温柔的 提醒 期待  你的答复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我正在等待设计团队的回复。  我会一直向您发布消息。

    此致、

    Geoff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、Geoff。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    最小差动摆幅为400mVpp、最大差动摆幅为900mVpp。

    此致、

    Geoff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复  Geoff。

x 出现错误。请重试或与管理员联系。