• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 202 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD48EVM：未从125MSPS 时添加在 LMK 至 ADC 时钟路径上的时钟缓冲器输出获得正确的时钟

admin
Guru**** 2409150 points
Other Parts Discussed in Thread: AFE58JD48EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1450815/afe58jd48evm-not-getting-correct-clock-from-the-output-of-clock-buffer-added-on-the-lmk-to-adc-clock-path-at-125msps

器件型号：AFE58JD48EVM

工具与软件：

你(们)好  

我使用 AFE58JD48EVM、ADC 以125MSPS 采样率在40倍模式下运行。 转至为 ADC 提供125MHz 采样频率、我们要将 LMK 的输出时钟设置为500MHz。 在探测时钟缓冲器输出的 ADC 时钟频率时、我们不会得到一些杂散图形、而是得到正确的时钟。 我们在 LMK 端获得 PLL 锁定、因此我想 PLL 设置不是问题、而且支持的时钟缓冲器最大输入频率是800MHz、因此我不能确定出现了什么问题。 我已经随附了我的用例的配置、您能否查看一次、然后告诉我、配置端是否有问题、或者支持125MSPS 是否有一些硬件限制。  

e2e.ti.com/.../JESD-125MSPS_5F00_Subclass1_5F00_8L_5F00_TI.CFG

  • 0
    TI__Guru**** 2409150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在 EVM 中没有硬件限制。

     在探测时钟缓冲器输出的 ADC 时钟频率时、我们不会得到一些杂散图形、而是得到正确的时钟。 那么、问题是什么？ 我不能完全遵循. 您能详细说明一下您在哪里发现问题吗？

  • 0
    TI__Guru**** 2409150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Sachin  

    您将 ADC 时钟选为500MHz 时钟进行检查。

    在路径上添加的缓冲器建议为 LVDS 输入添加100 Ω 端接、因为缓冲器的输入为高阻抗、但在评估板上、时钟路径上没有端接、这就是我询问"是否有任何硬件限制"的原因。 我们在 TP44和 TP46之间的评估板上添加了一个100 Ω 端接、它在500MHz 处起作用、我们在缓冲器输出端得到正确且干净的125MHz 输出。  

  • 0
    TI__Guru**** 2409150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    还可以 很高兴听到这个问题是解决. 我来检查一下。