[参考译文] AFE58JD48EVM：未从125MSPS 时添加在 LMK 至 ADC 时钟路径上的时钟缓冲器输出获得正确的时钟

您好！

在 EVM 中没有硬件限制。

 在探测时钟缓冲器输出的 ADC 时钟频率时、我们不会得到一些杂散图形、而是得到正确的时钟。 那么、问题是什么？ 我不能完全遵循. 您能详细说明一下您在哪里发现问题吗？

你好、Sachin  

您将 ADC 时钟选为500MHz 时钟进行检查。

在路径上添加的缓冲器建议为 LVDS 输入添加100 Ω 端接、因为缓冲器的输入为高阻抗、但在评估板上、时钟路径上没有端接、这就是我询问"是否有任何硬件限制"的原因。 我们在 TP44和 TP46之间的评估板上添加了一个100 Ω 端接、它在500MHz 处起作用、我们在缓冲器输出端得到正确且干净的125MHz 输出。