• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 287 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8924B：标准 SPI 接口的最小引脚数与 CS 上升至 RVS 上升时序之间的关系

admin
Guru**** 2393725 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1471322/ads8924b-minimum-pins-for-a-standard-spi-interface-vs-cs-rising-to-rvs-rising-timing

器件型号：ADS8924B

工具与软件：

如何使用来自主机控制器的单个信号(驱动 CONVST 和 CS 引脚)以及关于 CS 上升至 RVS 上升时序(TD_CSRDY_r)的最小引脚(如数据表第7.5.5.2节所述)与协调、如第7.5.2节所述： "将 CS 拉为高电平后、主机控制器会监测 RVS 引脚上是否发生从低电平到高电平的转换、或者等待 TD_CSRDY_r 时间(请参阅开关特性表)消失、然后再启动新的操作(数据传输或转换)"？

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    感谢您的提问。 上一篇 E2E 文章我的问题回答： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1068570/ads9110-connect-cs-and-convst-together-generating-problems

    如果需要其他支持、请告诉我。

    此致、

    Samiha

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samiha：

    此帖子无法解决 TD_CSRDY_r 时序问题。 由于 CS 和 CONVST 由同一信号驱动、因此无法满足数据表中的要求、即在 CS 变为高电平后等待 TD_CSRDY_r 才能启动新的转换。 我们应该如何处理这种情况？

    此致

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    由于  TD_CSRDY_r 时间定义为最大规格、并且没有定义最小值、因此可以在最大时间结束之前启动一个新周期。

    此致、

    Samiha

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Samiha,请花必要的时间阅读以前的帖子的内容,然后再回复,在结束时,您将节省我们两个时间。

    是的、TD_CSRDY_r 时间定义为最大规格、但介于 CS RISE 和 RVS RISE 之间。

    另一方面、数据表要求我们(请参阅第一个帖子中的随附图像)等待 RVS 上升或 TD_CSRDY_r 时间到期、然后才能启动新的转换。

    如果 CS 和 CONVST 由同一信号驱动、则无法做到这一点。

    您能解释一下吗？

    此致、

    David

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David、

    RVS 信号的使用是可选的、而不是必需的。  为了获得额外的时序优势、建议使用它。 请参阅下图：

    如果未使用它、则可以等待 t_conv_max 时间过去、然后再启动新周期。

    我希望这能澄清问题。

    此致、

    Samiha

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samiha：

    很抱歉、您可能不理解我们的问题。 我不知道如何比我之前的帖子更清楚:CS 和 CNVST 是相互关联的,所以 CS 的上升和新的转换( CNVST 的上升)之间的时间是不能尊重的。

    此致

    David

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David、

    我理解这种困惑。 我认为问题在于数据表中使用的术语"转换"。 在第7.5.2节中、当数据表显示：

     "..  等待 TD_CSRDY_r 时间(请参阅开关特性表)过去后再启动新的操作(数据传输或) 电源转换 )"。  

    这里、术语"转换"意味着新采集周期的开始。   因此、TD_CSRDY_r 实际上并不是一个可以满足的时序、而是器件的开关特性。  您可以同时将 CONVST 和 CS 升高为高电平、以启动 CONV 状态。 经过 t_cycle 后可能启动下一个 CONV 状态、其中 t_cycle = t_conv_max + t_acq_min (通过再次将 CONVST 和 CS 升高为高电平)。

    此致、

    Samiha

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Samiha：

    好的

    我们将进行测试来验证这一点。

    谢谢你

    David