This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1473085/lmp92066-lmp92066-configured-for-gan-mode-of-operation-during-power-off-negative-spike-observed
工具与软件：
按如下方式配置 LMP92066。
在断电期间、输出应从-5V 电平变为0V。
但我们观察到-5V 的负尖峰达到-2.6V 的电压电平、然后稳定至0V。
已在 FYR 下附加图像。
您好、Upendra、
这是 DAC 输出还是 FETDRV 输出？ DAC 输出在 POR 期间有一些干扰、但如果 FETDRV 连接到 VSS、您应该不会看到干扰。 您是否也可以在此期间发送 VSS 信号的捕获？
谢谢！ Erin
您好、Erin、
我们还观察到 FETDRV 输出和 VSS 具有相同的-2.5V 电平尖峰。
当我们在 VSS 引脚中添加串联20 Ω 电阻器之后、再添加10 μ F 电容器时、我们观察到 VSS 中的负尖峰降至-4V、但 FETDRV 输出端的负尖峰仍保持在-2.5V 电平。
当您关闭 VDD 时、您的 DRVEN 引脚的值是多少？ 关闭时、FETDRV 输出是否连接到 VSS 或 DAC？
从动引脚设置为零伏、FETDRV 输出在关断期间连接至 VSS。
您可以给我们发送一个示波器屏幕截图、显示关闭期间的 VSS、DRVEN、FETDRV 和 VDD 吗？ 另外、可以发送器件原理图的屏幕截图吗？
