This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD48:如何为2个协同工作的 AFE58JD48配置 JESD204B LMFS、K 参数

Guru**** 2387830 points
Other Parts Discussed in Thread: AFE58JD48
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1483357/afe58jd48-how-to-config-jesd204b-lmfs-k-parameters-for-2-co-working-afe58jd48

器件型号:AFE58JD48

工具与软件:

尊敬的 TI 专家:

我计划使用一个 FPGA 同时与两个 AFE58JD48器件通信。 两个 AFE 均在80x 模式(4信道模式)下工作。 我想将两个 AFE58JD48器件视为单个32 ADC、8通道 JESD204B 发送器、因此我可以使用8通道 JESD204B RX FPGA IP 内核来接收来自两个 AFE 的数据。 这一解决方案是否可行?
我曾经假设此解决方案可行、但在配置 LMFS 参数时遇到问题。 在 AFE58JD48文档的"JESD 80X MODE"部分中、它指出"每个8通道 ADC 芯片都有单独的 JESD IP。 因此、这些参数是在将 ADC 视为8通道器件的情况下推导得出的。" 它还规定"L 必须设置为2。 M 必须设置为8。" 似乎我必须将两个 AFE 视为四个 JESD 发送器、然后使用 FPGA 中的四个 JESD RX 内核来接收数据。 这种方法在 FPGA 和 PCB 设计中造成了很多困难(例如、双~Ω 同步接线)。 我可以在这方面征求一些建议吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我很快就会回来。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sachin:

    浏览了更多信息后、我对这个问题有了更多的思考、在说两个 AFE58JD48被视为一个32通道/8通道 JESD 发送器的声明应该是错误的之前、这两个 AFE58JD48 (80x 模式)应该被作为四个8通道/2通道 JESD 发送器接收。

    我仍然认为我可以使用 Xilinx JESD204C IP 内核来处理这四个 JESD 链路、只需要根据 AFE58JD48文档配置 L/M/F=2/8/8 (80X)、因为 JESD IP 内核单独维护每个通道的 Rx ILA 数据、对吗?

    此外、我对您的官方 AFE58JD48 JESD 参考设计有一个问题、为什么在代码中只激活了 JESD Rx 内核的两个通道、而且在40X 模式(F=4)下应该激活所有通道。

    代码位置:jesd_top.v line34       参数 ACTIVE_LANES = 72

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的,通过在 FPGA 中正确设置 LMF 参数,您可以处理此问题。 此设备支持 JESD204B 而非 JESD204C。  

    在本例中,它看起来只有2个通道接收数据。( lane _mode 参数)。 因此它可能不是40X 模式的示例。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我必须使用 Xilinx JESD204C IP 内核来向后兼容 JESD204B、因为在 v2022.1 (可能更早一些)之后的 Vivado 版本中已弃用了 JESD204B IP 内核。

    我想这个参考项目是40倍模式、因为使用了一个 AFE 的8个通道以及 F = 4的设置