请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE58JD48 工具与软件：
尊敬的 TI 专家：
我计划使用一个 FPGA 同时与两个 AFE58JD48器件通信。 两个 AFE 均在80x 模式(4信道模式)下工作。 我想将两个 AFE58JD48器件视为单个32 ADC、8通道 JESD204B 发送器、因此我可以使用8通道 JESD204B RX FPGA IP 内核来接收来自两个 AFE 的数据。 这一解决方案是否可行？
我曾经假设此解决方案可行、但在配置 LMFS 参数时遇到问题。 在 AFE58JD48文档的"JESD 80X MODE"部分中、它指出"每个8通道 ADC 芯片都有单独的 JESD IP。 因此、这些参数是在将 ADC 视为8通道器件的情况下推导得出的。" 它还规定"L 必须设置为2。 M 必须设置为8。" 似乎我必须将两个 AFE 视为四个 JESD 发送器、然后使用 FPGA 中的四个 JESD RX 内核来接收数据。 这种方法在 FPGA 和 PCB 设计中造成了很多困难(例如、双~Ω 同步接线)。 我可以在这方面征求一些建议吗？
