This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1485750/dlpc410-bitstream-configured-for-faster-cclk
工具与软件：
您好！
我将 DLPC410用于 DLP7000。
如何增大 DLPC410的 CCLK 参数？ 目前是2MHz、并将增加到16 MHz。
谢谢！
TIM
Tim、
您讨论的是来自 PROM 的配置时钟吗？ 由于我们不共享 DLPC410的源 VHDL、因此 CCLK 是在位生成过程中确定的、2MHz 是不可更改的。 使用2 MHz CCLK 需要多长时间？
Fizix
尊敬的 Fizix、
感谢您的快速回复。
我讨论的是 TI 为 DLP410C 提供的 SPI 闪存文件。 DLP410的模式配置为主串行(MD[2：0]=1)。
配置大约需要4秒钟。
我没有请求或要求更改源、而是让 TI 使用 BitGen -g ConfigRate、并以16 MHz CCLK 频率从工程的 NCD 文件重新生成位文件。
或者、您可以提供 NCD 文件吗？
我必须和我们的 FPGA 团队讨论这一点。 通常、这不是我们提供的。
这太棒了、感谢您与您的团队进行核实。
我正在向您发送朋友邀请。
Fizix,
我接受了。
谢谢你。
今天我有机会与我们的 FPGA 团队进行交流。 他们需要对此进行研究、以了解自己能做些什么、以及是否愿意报名参加。 没有承诺。 请多留几天。
