您好!
我们已经构建了 DLPC3437投影平台、本月可能会大规模生产。
我们还有一个电容式终端控制器、可将 TTL 格式图像信号输出到 FPGA XC7Z020 TTL 输入端口(包括 DLPC3437参考设计)。
我想确认 FPGA XC7Z020 TTL 输入端口格式并澄清定义。
我需要知道 TTL 时钟和 TTL 数据是“CLK 低到高触发数据”还是 “CLK 高到低触发数据”? 哪一个是正确的?
时钟从低电平变为高电平、然后触发数据
时钟高电平到低电平、然后触发数据
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们已经构建了 DLPC3437投影平台、本月可能会大规模生产。
我们还有一个电容式终端控制器、可将 TTL 格式图像信号输出到 FPGA XC7Z020 TTL 输入端口(包括 DLPC3437参考设计)。
我想确认 FPGA XC7Z020 TTL 输入端口格式并澄清定义。
我需要知道 TTL 时钟和 TTL 数据是“CLK 低到高触发数据”还是 “CLK 高到低触发数据”? 哪一个是正确的?
时钟从低电平变为高电平、然后触发数据
时钟高电平到低电平、然后触发数据
您好、Navneet、
因此包含了 DLPDLCR3310 TI 参考设计。 FPGA 的固件由 TI 提供。
FPGA 固件版本为 V1.2、请参阅以下数据以获取 TI 固件版本说明。
e2e.ti.com/.../1817.DPP3437_2D00_FPGA_2D00_Release_2D00_Notes_2D00_v1p2.pdf
此致、
肯尼
您好、Navneet、
FPGA 固件版本为 V1.2、请参阅以下数据以获取 TI 固件版本说明。
1817.DPP3437-FPGA-Release-Notes-v1p2.pdf
此致、
肯尼