This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLP9000X:当我们尝试驱动 DMD 时、DMD 上没有映像

Guru**** 2579055 points
Other Parts Discussed in Thread: DLP9000X, DLPC910

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/954087/dlp9000x-no-image-on-the-dmd-when-we-try-to-driver-it

器件型号:DLP9000X
主题中讨论的其他器件: DLPC910

大家好、

我们一直在驱动 DLP9000X DMD、但失败了。 当我将数据模式加载到 DMD 中时、DMD。上不存在任何内容

1.ecP2_finished status is correct (High) when I power on our PCB driver board (当我打开 PCB 驱动板时,ECP2_finished 状态为正确(高))。

2.VLED0和 VLED1状态正确。

我可以通过应用 FPGA 调试工具(Xilinx ISE Chipscope)获取 DMD_TYPE (3:0)="1111"和 DDC_VERSION (2:0)="010"

4.将应用测试文件下载到应用程序 FPGA 后,我发现 RST_ACTIVE 的状态不正确(HIGH -> LOW,,但我没有将任何内容加载到 DMD 中)。

5.我将数据加载到 DMD 中(加载1600行,然后全局复位),但 DMD 上没有任何数据。

接下来该怎么做、如何进行调试?  

谢谢!

  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Tony、

    我们假设您使用 DLPC910控制器来驱动 DLP9000X DMD。  它看起来是正确读取 DMD 并返回"1111"。   

    在4. 您提到 RST_ACTIVE 不正确。  请澄清。  您是说它是高而不是低?  此外、此应用测试文件是否来自 TI?

    在5. 您提到了全局复位。 然后请参阅 DLPC910数据表 第7.4.4节"镜时钟脉冲"、尤其是 表7-13后面的段落。 启动全局复位后、DMD 块加载关于发送 NoOps 的时间。  此外、RST_ACTIVE 在全局复位置位期间执行的操作也是如此。

    Fizix

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fizix、

     感谢您的回复。我发现我的驱动器板上有一个错误、VBIAS/VOFS/VRST 不能正常工作、现在我修复了这个错误、 而 VBIAS/VOFS/VRST 现在运行良好、 但当我尝试将数据加载到整个 DMD 时、仍然是一个问题、它看起来在 DMD 上有些东西、但只有一些行(可能是100~200行)具有图像、图像看起来是错误的。如下图所示

    我尝试模拟驱动器代码、没有发现任何奇怪的东西。如下所示  

    1加载数据  

      

     DCLKIN = 400MHz、DVALID 在连续的最后两个时钟周期内为低电平(一行有20个时钟周期、在第18个时钟周期内为低电平、并且在下一行开始前为低电平)。

    2加载数据完成

    行增加到1599、然后停止加载数据  

    全局复位  

    4发送无操作循环  

    在全局复位后、我会在 RST_ACTIVE 变为低电平之前单独发送零操作行周期、并且我发现 RST_ACTIVE 变为低电平(从高电平变为低电平)。μ s

    那么、我接下来可以做什么来解决问题、谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Tony、

    您是否在每个行周期的最后两个时钟周期中将 DVALID 拉低?

    是否可以显示应该显示的内容?  看起来只有一个块正确接收到"镜向计时脉冲" 、即镜向复位。

    是否可以稍微靠近显示的器件的图像?

    您是否使用行寻址或自动行增量模式?

    Fizix

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fizix、

      感谢您的回复。

    1、是。我在每个行周期的最后两个时钟周期内将 DVALID 取为低电平、并在下一个行周期开始时将 DVALID 取为高电平  

    2、图像由光跳绘制,大小为2560*1600,图像由几个小写字母组成(我们公司的徽标)。

    3、是。我使用行寻址模式,行将在行周期的每个开始增加(初始值为0,并增加到1599)。

    因此,我不知道为什么看起来只有几行正确接收到镜像时钟脉冲。

    再次感谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Tony、

    我会检查您的行地址和行模式行、以确保值正确。  这可能是行地址问题。   

    我会尝试更改为自动递增(其中 DMD 在内部自动递增行计数器。  唯一的要求是发送命令以转到起始行。  然后、发送自动递增模式并发送所有行。  无需地址。  如果显示整个图像、则表示地址部分存在信号问题或错误。

    Fizix

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Fizix、

    再次感谢您的回复!

    我尝试使用自动递增模式(ROWMD = 01、ROWAD =全0)、并保持该值不变。

    我发现了与以前不同的东西。它看起来像 DMD 的顶部到底部的图像“移动”部分。 如下所示

    我怀疑行控制是否会导致此问题,但不知道如何对其进行故障排除。

    期待您的回复。

    再次感谢。

    Tony  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Tony、

    这表明、到控制器板的电气接口存在行地址行的某种问题。  如果您可以通过过孔或电阻器端访问信号、我会使用示波器仔细检查它们、以确保它们正确无误。

    它似乎没有翻转(从上到下)显示的部分图像、只将其向下移动到 DMD。

    Fizix