[参考译文] DLP660TE：如何成功使用 XPR OFF 2WAY 模式

尊敬的 Junfa Ye：

感谢您再次与我们联系并使用 E2E 论坛！ 我已为该主题分配了一名 TI 工程师、但请允许我们有更多时间与您联系。 我们的许多主要成员节假日休息、因此支持将限制到1月3日。

感谢您的耐心等待、
Michael Ly.

感谢您的答复。 希望能尽快收到您的回复。

您好、Gary。

感谢您的回复！

可以看到、您使用 Astro VG-879 TPG、而非前端电路板、测试2712x1528信号。

您是否通过外部输入获得了"XPR OFF 2WAY"？  此时您遇到的具体问题是什么？

->否,当我输入2712x1528信号设置后它不起作用。 我使用串行调试助手、它不断显示 FR_DIGITAL_FAIL。

您是说它在移动1个像素(比如 XPR 处于打开状态)吗？ 或者您是说它是一种随机之类的吗？

->是的、DMD 的每个像素都会移动。 我使用高帧率摄像头进行测量、即使我的机器没有安装执行器、如下图所示：

当我使用 XPR 关闭模式时、我可以看到像素不会移动。

我希望 DMD 的镜片不会偏移、因为它会影响我的3D 打印应用的精度。

假设我无法很好地解决2712x1528信号问题、我想问我是否在 UHD 模式下使用 XPR。

是否有其他方法可以防止 DMD 移动像素？

Junfa,

>我看,所以你用 Astro VG-879 TPG 而不是前端板测试2712x1528信号。

在开发期间、我们有一些具有自定义配置/固件的前端板、这些配置/固件支持我们在 Vx1输出上的所有特定时序。  我今天没有任何这些可供我测试的选项。

我必须测试_known_时序的唯一方法是使用外部 Vx1 TPG。  如果我使用外部前端、 除非我具有用于此目的的自定义配置/固件或工具、否则我无法知道它的 Vx1输出时序是什么。  外部 Vx1 PG 是我必须确认时序作用的唯一方法。  

>假设我不能很好地解决2712x1528信号问题,我想问我是否使用 XPR 的超高清模式。
>是否有其他方法可以防止 DMD 移动像素？

否、必须禁用 XPR (XPR OFF 2WAY)才能禁用此算法。  如果输入为2712 x 1528 (DMD 原生分辨率)、则 XPR 关闭模式的唯一工作方式是 XPR 关断。  如果您没有一个支持我们其中一个计时的良好2712 x 1528源、它将不 起作用。  

如果您希望禁用 XPR、则需要2712 x 1528能够以我们支持的时序之一工作。  

您的特定 Vx1输出时序是什么？  

水平时序？

像素/点时钟[MHz]。  

H-总计(每行总像素、行周期) [点/像素]。   
显示 (有效像素) [点/像素]。  
水平后沿[点/像素]。  
同步宽度 [点/像素]。  
H 前沿 [点/像素]。   

垂直时序？

V-total [行数]。
显示(每帧有效行数)[行数]。
v 后沿[lines]。  
Sync [Lines](行)。  
v 前沿[Lines]。   

我没有办法在输入 FPGA 读回此信息。  您将需要以某种方式从 Vx1源获取此信息。

 Vx1输出(我们的 FPGA 输入)需要是 DLP60TE_Vx1_Input_Video_Timings.xlsx (包含在 DLP660TE 固件下载包中)中指定的2712x1528 (XPR 关闭)时序之一：

推荐选项卡：

替代选项卡：

如果您未使用这些特定时序配置中的任何一种、则 可能无法正常工作。  

正如我之前提到的…  Vx1输入是带有 a 的8个通道  600  MHz 像素/点时钟(如时序电子表格中所示)。  FPGA 使用固定参考 时钟、不支持594MHz 或其他像素/点时钟或通道配置；它必须是600MHz 和8通道。   

FPGA 还期望看到2712个有效像素和每帧1528行；这就是在关闭 XPR 的情况下配置一切的原因。

消隐也很重要；它可能会使消隐发生一些微小的变化、但电子表格中提供的值是经过测试和已知可以正常工作(并且受支持)的值。

如果 Vx1前端源 无法具体输出这些时序中的一个、它可能不起作用。  我们无法解决这个问题。

这与您当前的问题无关、但我还应指出... DLPC4422并非用于3D 打印应用。  有些算法用于视频/显示应用、但通常不适合3D 打印和其他应用。  此外、DLPC660TE 在理想情况下的"图形速率"为~120Hz、对于大多数打印应用而言、这通常视为较慢。   这对你来说或许是可以的;我不知道。   

此致、
加里

您好、Gary。
非常感谢您的建议！
这里我再问两个问题：
1) 1)在 XPR 模式下为 UHD 模式时、我们输入2712x1528信号、我们可以看到投影仪有图像要显示。 为什么？ 但是、切换到 XPR OFF 2WAY 模式后、将不会显示图像。
2)关闭 XPR 2WAY 模式后，接口的模式是改变还是类似的模式？ 例如、vby1的通道、PN 引脚等

您好、Gary。
谢谢 ！

恐怕您误解了我、所以我会重复一遍。
我是说向 FPGA 输入2712x1528屏幕参数信号、而不是前端电路板接收到的2712x1528分辨率 HDMI 信号。
我认为它与调节无关。
是否确定此处没有显示的问题与计算机的分辨率有关？
现在、在 XPR 的超高清模式下、FPGA 接收到2712x1528屏幕参数信号、DMD 确实会显示来自前端电路板的图像。 然后切换到 XPR OFF 2WAY、则不会显示图像。
这很奇怪。 如果我们能找出原因、也许我的问题就能解决。

Junfa,

好的。  感谢您的澄清。  我不清楚2712 x 1528是 FPGA 的 Vx1输入。

如果您的 VX1前端输出 DLP660TE_VX1_Input_Video_Timings.xlsx 中包含的受支持2712 x 1528时序之一 、我不知道它为什么不起作用。  这些都是经过测试的时序。   您的特定 Vx1输出时序是什么？   

水平时序？

像素/点时钟[MHz]。  

H-总计(每行总像素、行周期) [点/像素]。   
显示 (有效像素) [点/像素]。  
水平后沿[点/像素]。  
同步宽度 [点/像素]。  
H 前沿 [点/像素]。   

垂直时序？

V-total [行数]。
显示(每帧有效行数)[行数]。
v 后沿[lines]。  
Sync [Lines](行)。  
v 前沿[Lines]。   

如果您能提供您尝试的特定时序、我可以看看我是否能在此处进行该设置、看看它是否起作用。

可能您没有运行最新的 FPGA 固件。  我相信在某个时候有一个更新。  您是否使用 TI.com 上发布的固件版本中包含的 DLP660TE_CHILDO_FPGA.RPD 文件对 FPGA 闪存进行了编程？  它安装在 C：\Texas Instruments-DLP660TE-9.0\DLP660TE_Chipset_Firmware_v9.0中。   DLPC4422 UHD FPGA 编程 Guide.pdf 显示了如何对 FPGA 闪存进行编程。  如编程指南中所示、务必要确保您选择"Serial Flash"并完成"Image Download"、然后取消选择"Skip Boot Loader area"。

您是否也使用.img 文件对 DLPC4422闪存进行了编程？   DLP ECD 4K UHD EVM 用户指南(修订版 A)中介绍了此过程 。  同样、请务必遵循指南中的说明。

此致、
加里

您好 Junfa：

我们目前正在关闭此请求单。  如果您仍需要此方面的帮助、您可以在接下来的14天内回复此主题、它将重新打开。  如果在问题结束后需要帮助，可以启动一个新的主题并指向该主题进行参考。  谢谢你。

Fizix

您好 Junfa：

我会让 Gary 知道、以防他有其他意见可帮助解决您的问题。  感谢您的耐心。

Fizix

你好，Fizix。

几天过去了，何时会有答复？
谢谢！

您好 Junfa：

我和他说了几句话,然后就开始了。  他说，为了进一步帮助他需要所要求的资料：

VX1输出时序？   

水平时序？

像素/点时钟[MHz]。  

H-总计(每行总像素、行周期) [点/像素]。   
显示 (有效像素) [点/像素]。  
水平后沿[点/像素]。  
同步宽度 [点/像素]。  
H 前沿 [点/像素]。   

垂直时序？

V-total [行数]。
显示(每帧有效行数)[行数]。
v 后沿[lines]。  
Sync [Lines](行)。  
v 前沿[Lines]。   

没有这些要求的信息、他无法测试正在发生的情况。

Fizix

你好，Fizix。
好的。 我们使用的 Vx1输出时序与表中的相同、如下所示。

除了这些输出时序之外、还有其他可能的原因吗？

您好 Junfa：

我们明天必须在实验中了解这一点。

Fizix

谢谢、期待您的回复。

您好 Junfa：

您说："为了消除软件版本问题、我们找到了另一个要测试的电路板。 此电路板的硬件和软件与官方 EVM 相同。"

你这么说是指你下载并安装了加里提到的 TI.com 上的最新版本。  您是否确认主板中的版本与 Gary 引用的最新版本相同？

我认为在设置测试您列出的设置时、这些问题是很好的问题。

Fizix

你好，Fizix。
我无法下载固件以进行验证、但其他人可以明确指出此版本是 TI.com 发布的最新版本、应与 Gary 提到的最新版本保持一致。
如图所示、它是读取版本号。

至于设置、我没有设置任何其他内容、只是 GUI 中的 XPR on /XPR off 设置。

您好 Junfa：

我会尽快确认此版本操作、感谢您的耐心等待。

此致！

亚伦

嗨、Junfa、

仔细查看请求后、您尝试操作的版本不是 TI.com 上发布的最新版本。 对于今天的日期、这将是9.0.0。

很遗憾、我无法针对8.1.0版本进行测试-这是 EVM 的初始编程、回读对象版本不会更新电路板。

请参阅 EVM 用户指南 以了解如何更新版本、并请   在此处安装9.0.0 DLP660TE-SW。

在刷写最新固件后 、如果您按照我们之前提供的步骤、您可以获得具有外部超高清或原生分辨率的图像-我们仍然假设输入是准确的。

此致！

亚伦

您好，Aaron

我已根据需要在 TI.com 上更新最新软件并 使用 GUI 读取、如下所示。

但我的测试结果与之前相同、没有变化。 我还能做什么？
此外、您是否在实验室中获得了测试结果？

谢谢！

您好 Junfa：

感谢您检查您是否拥有最新的软件。 我们建议所有用户在首次收到电路板时、根据用户指南第2.1节至第2.4节升级到最新软件。

我能够使用分辨率设置8从外部获得图像、下面是我们使用的测试设备和行8的设置。

请检查 FPGA_CONF (D10)、Vby1_HPD (D2)和 Vby1_LOCK (D1)的 LED 状态

如果您的系统按预期运行、这些 LED 应亮起。 否则、这意味着前端未锁定。

此外、在执行 DLPC4422 GUI 的"FPGA Control"选项卡后、请告知 FPGA Version。

此致！

亚伦

您好，Aaron
上周进行了一项测试、很显然、我使用的 FPGA 固件是 TI.com 上发布的最新版本、因为我再次使用 GUI 下载了串行闪存。
如下图所示、它是版本号。

但遗憾的是、结果仍然如之前所述。
当电源打开时、两个 LED 始终亮起。 在输入2.7K 屏幕参数信号后、
1.切换到 XRP 开启模式,有一个显示。 虽然显示混乱、但您可以看到图像变化。 下图显示了"源描述"中获取的信息。

2.切换到 XRP 关闭模式,它将自动跳转到 SOLIDFIELD ,并再次切换到外部。 如果有一个混沌图像的显示,但它被卡住了,从源描述中获得的信息显示在下图中。

因为我们已经尝试测试不同的屏幕参数,但它每次都自动跳到 SOLIDFIELD ,这使我们不得不怀疑硬件或软件或设置有问题,但我们的硬件或软件或设置与 EVM 或操作指南相同。

最后、我请您再次使用信号发生器进行测试。 输入2.7K 屏幕参数信号时、观看视频以记录 GUI 操作过程和 DMD 屏幕的变化。
然后输入错误的屏幕参数信号,以查看自动跳转到 SOLIDFIELD 是否相同。
我们确实需要解决这个问题来顺利推进项目、 附件可以发送到我的电子邮件地址、地址是 yjf@sz-sfgd.com。

非常感谢您的帮助。

您好 Junfa：

我们需要知道所有3个圈出的和提到的 LED 的状态：

请检查 FPGA_CONF (D10)、Vby1_HPD (D2)和 Vby1_lock (D1)的 LED 状态[/报价]

如果您始终只有这3个 LED 中的2个亮起、则 Vby1_lock (D1) LED 不会亮起、因为 FPGA_CONF - FPGA Config -和 Vby1_HPD 在 DMD 的任何状态下都会被识别。 Vby1_lock 状态仅在 DMD 锁定时打开。

请注意、需要将 FPGA 设置为在更改输入后识别 XPR 关闭设置。

请执行以下步骤：

1. 借助超高清源前端、开启系统-默认情况下、预计外部源会提供4K 输入
2. 确认在初始化期间应显示启动界面、然后应显示外部源
   
   1. Vby1_lock 应打开
3. 转至 FPGA Control -> XPR Off 2WAY ->'24Hz_120Hz_InputRate'->选择'Set'
   1. Vby1_lock 应关闭
4. 将前端源更改为2712x1528
   1. Vby1_lock 应打开
5. 转至 FPGA Control -> XPR on UHD ->"50Hz-60Hz _InputRate"->选择"Set"
   1. Vby1_lock 应关闭
6. 将前端源更改为 UHD
   1. Vby1_lock 应打开

就像 Gary 之前说过的：

user1418056 说：

FPGA 还期望看到2712个有效像素和每帧1528行；这就是在关闭 XPR 的情况下配置一切的原因。

消隐也很重要；它可能会使消隐发生一些微小的变化、但电子表格中提供的值是经过测试和已知可以正常工作(并且受支持)的值。

如果 Vx1前端源 无法具体输出这些时序中的一个、它可能不起作用。  我们无法解决这个问题。

[/报价]

如果所有 LED 都按正确的步骤处于活动状态、那就太好了、但我们必须回到这一点。

此致！

亚伦

[/quote]

您好，Aaron

让我再解释一下 LED。 在此之前、我是说两个灯一直亮起、这表示 Vby1_HPD (D2)和 Vby1_LOCK (D1)。 FPGA_CONF (D10)上、这个灯始终亮起。
然后、我进行了以下测试：
未连接 VBYONE 接口时、接通电源、Vby1_HPD (D2)和 FPGA_CONF (D10)打开、但 Vby1_LOCK (D1)关闭。
2.然后您可以看到启动界面。 我连接 VBYONE 电缆并提供4K 或2.7K 信号。 在 XPR ON (打开)或 XPR OFF (关闭)模式下、所有三个灯均将点亮。 切换模式后、Vby1_lock (D1)也处于开启状态。
已拔下 VBYONE 电缆。 Vby1_HPD (D2)和 FPGA_CONF (D10)开启、但 Vby1_LOCK (D1)不开启。

谢谢！

您好 Junfa：

感谢您分享这些信息！ 您的设备在正常操作下工作、并接收具有这些结果的良好外部源。

请确保重新安装 柔性电缆、以确保与电极接触良好-同时检查电极、以确保电极未损坏。

现在、让我们看看您收到了什么类型的错误代码、您需要 RS232转 USB 电缆。 电缆应该从 RS_232_M 连接器(位于板上的12V 桶形连接器的旁边)到计算机的 USB 端口。 在计算机上、请使用终端模块、例如 Tera Term、 来监控 USB 的串行端口输入。

在设置串行端口期间、您需要根据计算机的"设备管理器"可识别的内容设置"端口"。

也请遵循以下设置：

请分享打开设备和更改输入后收集的日志-我们想要捕获当日志进入失败状态时发生的情况。

此致！

亚伦

您好，Aaron

我可以确保与它保持良好的接触。

我以前做过这个测试、更改输入时、串行端口具有不同的信息反馈。 以下是差异。

在 XPR ON UHD 模式下、将显示以下数据：
事件：在通道上检测到源稳定
ALC：15 4705 SD_STANDBY
DATAPATHF：转换到 ATTEMPCOMPLETE
ALC：16 336 FR_DIGITAL_COMPLETE
ALC：16 7234 AC_MODE_LOCKED

在 XPR OFF UHD 模式下、将显示以下数据：
事件：在通道上检测到源稳定
ALC：21 4691 SD_Stable
ALC：21 8105 FR_DIGITAL_T_LOCK
ALC：21 12587 AC_DIGITAL_FORMING
ALC：21 12587 AC_DIGITAL_FORMING
ALC：33 257 FR_DIGITAL_FAIL
ALC：33 4414 AC_RESTART 算法
ALC：33 8945 AL_CHANNEL_RESET
ALC：34 2038 FR_DIGITAL_measurement
ALC：34 6493 AC_DIGITAL_FRAME
ALC：34 10796 AL_MODE_DETECT
ALC：35 257 SD_unstable

...

继续重复此错误。

此信息代表什么？

谢谢！

您好 Junfa：

感谢您提供此信息、请确认在此期间"Vby1_LOCK" LED 是否亮起。

如果 LED 亮起、这表明 FPGA 在接收时序时运行良好、但在将数据分离到 ASIC 后、ASIC 给他们提供的时序可能不好。

请进入 "自动锁定"页面、为主要和辅助 ACIS 执行"获取"、并与我们共享此信息。

该 DMD 的原生分辨率不是标准分辨率、很难使用、可能需要在前端进行轻微的时间更新

此致！

亚伦

您好，Aaron

是的、但是计时参数太多、我们不知道我们应该尝试调整哪个参数。

以下是测试 结果。

在 XPR 开启模式下：

在 XPR 关闭模式下：

谢谢！