工具与软件：
在 DLPC231S-Q1数据表中、高速数据线存在限制。
单板情况下的最大图形长度为152.4mm。
目前、在我们的设计中、这些信号图形长度大约大10~20mm。
我的问题是、如果由于图形长度导致显示不正常、我可以做什么。
如果将 PATTEN 内长度(例如时钟线和数据线)调整为几乎相同的长度、则可以增加最大图形长度？
我们的设计几乎是固定的、目前 subLVDS 线路的最大长度约为155mm。
我认为将 subLVDS 线图形长度限制在最大6英寸的原因有很多。
但是、您说图形长度在20毫米(即6英寸)以内将很好。 这对我来说是个好消息。
我又收到一个问题。 正如我听说的 TI FAE 一样、开放式 LDI 接口(LVDS)限制了线对间的长度。
建议对间的最大差值为5mil。 大约为0.127毫米。
但根据产品说明书、clk 对和其他数据对长度差限制为25.4mm。
与 LDI 开路(也称为 LVDS)相比、这是一个非常大的差距。
如果 clk 和数据之间的长度差约为20mm、那真的没有问题吗？
尊敬的 Jin：
请耐心听我的解释,你已派我的表。
您在该表中展示的基准是 DLPC231-Q1 DMD 控制器和 DLP4621-Q1 DMD 之间的连接。
OLDI 接口位于 OLDI 的控制器和连接器之间： 
在第一张图片中、我们看到 OLDI 向控制器发送数据包、控制器随后通过各个控制 块处理数据。 然后、处理后的数据将格式化为 DMD 能够理解的格式、并通过 DMD_HS*和 DMD_LS*端口。 这是您在展示的表中引用的内容。
要回答您的问题、请参阅以下内容、了解 DLPC23x 数据表中的指南： 
上面的数据表明最大失配度为 0.0315±0.025英寸(或0.8±0.635毫米)。
这可以回答您的问题吗？
此致、
Michael Ly
