[参考译文] DS96F175MQML-SP：相对时序延迟

admin

Guru**** 2457760 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DS96F175MQML-SP

工具与软件：

我使用 RS485总线、数据和时钟速率为5Mbps。

我需要对时序进行最坏情况分析、以验证数据和时钟之间的裕度。

您是否有关于同一封装中2个接收器的相对时序延迟的数据？

还是可以假设接收器之间的差是最坏情况下的一半延迟、因为它们处于相同的过程和相同的温度？

非常感谢

Michael

0 admin 7 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Michael：

[报价用户 id="392595" url="~/support/interface-group/interface/f/interface-forum/1490126/ds96f175mqml-sp-relative-timing-delays "]

您是否有关于同一封装中2个接收器的相对时序延迟的数据？

还是可以假设接收器之间的差是最坏情况下的一半延迟、因为它们处于相同的过程和相同的温度？

[报价]

这可能是一个安全的假设。通常、当两个通道位于同一芯片、同一温度和相同工艺流程上时、它们之间的偏差将尽可能小(因此工艺差异不会对其产生太大影响)。我不希望出现非常大的偏差差、而在更糟糕的延迟情况下、一半的延迟可能会为您提供很大的裕度。

-鲍比

接口（参考译文帖）(Read Only)