工具与软件：
我将围绕 SOM 设计一个 FPGA 开发板。 开发板将具有 FT2232、它将用于 JTAG/UART 编程/调试。
我想使用1个 USB-C 端口进行编程/调试、也可以用作连接到 USB 集线器-> PHY -> FPGA 的正常 USB-C 连接。
我有两个问题：
我是否可以在 Select 输入端使用物理开关？ 数据表中仅提到了数字控制。
我可以将 OE 永久拉低吗？或者当我切换到使用另一个器件时、是否有一个器件认为与 TS3USB22的连接是主机的风险？ 我草拟了以下设计、以便在物理开关发生变化时、使用异或门(SN74AHC1G86DRLR)在 OE 上生成脉冲、这是否必要/更好(或根本无效)？ 
你(们)好
1.使用物理 开关控制多路复用器的选择引脚即可。
2. 如果预期的操作是从不完全禁用此器件、则在此应用中将 OE 引脚永久拉低也是有效的。
但是、我建议在此根据您的原理图执行其他一些操作。
器件的 VCC 和 GND 引脚应连接至各自的电源。 (VCC 连接到 SUPPLY、GND 连接到 GND)
此外、将放置在 TS3USB221上的5V 信号会违反 器件的建议运行条件 VIH 规格。 对于此器件、是否可以通过任何方法使用建议的 VIH 范围而不是5V？
请告诉我您的想法、我们可以进一步讨论
此致、
Kameron
您好！
感谢您的答复、
图像是说明性的；现在我有了更完整的设计。
您是否认为此设计会更好、或者将 OE 引为低电平没有什么不同？
提前感谢。
您好！
我真的不是 SN74AHC1G86DRLR 器件的专家、但是 如果您一直希望使能引脚处于低电平、我实际上建议将 OE 拉至低电平。(这会使 D-、D+始终连接到1D+/-或2D+/-路径)
根据您的初始原理图、它看起来好像您希望使能引脚对于操作为低电平、因此使用下拉 OE 应该没有问题、您将不需要 sn74ahc 器件。
如果您在这里需要任何其他帮助以及我有什么误解、请告诉我
此致、
Kameron
