• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 137 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCAN4550-Q1：请查看原理图

admin
Guru**** 2457760 points
Other Parts Discussed in Thread: TCAN4550-Q1, TCAN4550

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1492033/tcan4550-q1-please-review-schematic

器件型号：TCAN4550-Q1
主题中讨论的其他器件： TCAN4550

工具与软件：

尊敬的团队

 我们  在客户的新项目中采用 TCAN4550-Q1进行设计。

您能帮助复查原理图吗？

谢谢

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jeremy、您好！

    我已经查看了原理图并评论了以下内容：

    • 我们建议在 OSC1 (引脚1)和晶体之间添加一个串联电阻器、来帮助优化稳定时钟的晶体性能。  请参阅 TCAN455x 时钟优化和设计指南应用报告 (链接)了解详情。  在确定需要不同的值之前、可以使用0欧姆电阻器作为占位符。
    • 我建议在 B1602的 TCAN4550侧放置一个去耦电容器、并尽可能靠近 PCB 布局中的器件引脚放置。
    • GPIO1引脚(在原理图中标记为 GPO1)是被驱动至 VIO 或 GND 的输出引脚、不需要上拉电阻器。  
    • nWKRQ 引脚是可配置的、但默认情况下、当器件处于由内部电源提供的睡眠模式时、将输出3.6V。  如果在该引脚上使用了上拉电阻器、则寄存器配置应将该引脚配置为开漏、以便在睡眠模式期间禁用 VDD_3V3电源时、nWKRQ 不会以3.6V 反向驱动该电源。
    • 通常不建议为时钟和数据线(SCLK、SDO 或 MISO 以及 SDI 或 MOSI)使用上拉电阻器。  如果存在通信问题、这些端口可能需要为 DNI。

    此致、

    Jonathan

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Johnathan：  

    GPO2是否需要上拉3.3V？

    并更新原理图、  

    谢谢

  • 0
    TI__Guru**** 2457760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jeremy、您好！

    Unknown 说：
    GPO2是否需要上拉3.3V？

    有。  请参阅数据表中的说明。

    对于 OSC1引脚和晶体之间串联电阻的建议、我没有讨论 OSC1和 OSC2引脚之间的1M 电阻器。  TCAN4550-Q1在 OSC1和 OSC2之间已有一个内部500k 电阻器。  而是讨论直接位于 OSC1引脚与负载电容器和晶体之间的串联电阻器。  该电阻的作用是帮助减少流经晶体的电流量、并在必要时降低驱动电平或功率损耗。  

    此致、

    Jonathan