• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 53 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UH981-Q1：FPD Link 4双路串行器双路解串器可通过链路降低数据速率

admin
Guru**** 2394305 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1512675/ds90uh981-q1-fpd-link-4-dual-serializer-dual-de-serializer-reducing-data-rate-through-link

器件型号：DS90UH981-Q1

工具/软件：

您好：

应用：航空航天

分辨率1280x720 100FPS 24位彩色。  需要低延迟

是否可以使用双路信号发生器/解串器方法来减少 通过电缆的数据带宽？

我们尝试通过的电缆每 STP 具有大约1.5G 的能力。 我们想尝试对1280x720分辨率@100FPS 24位颜色的显示器运行4个 STA。 我们未来还具有1920x1080 100FPS 24位的用例。  

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Nathan、

    很高兴在这方面提供支持。 您能否为我提供您打算使用的显示器的完整视频时序(活动和消隐)？ 上面提供的分辨率仅是有效时序。 准确的视频时间安排将使我能够提供最合适的解决方案。

    此致、

    尼古拉

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Nikolas,

    我们使用148.5MHz 像  素时钟、总像素、 ~1650 x 750

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Nathan、

    您能解释一下从哪里获得148.5MHz PCLK 吗？ 如果总像素为1650x750、这将对应于约123.75MHz 的 PCLK (1650 * 750 = 123.75MHz)。

    在任何情况下、这都可以通过 FPD-Link IV 器件来实现。 由于这是在公共论坛上进行的、我想在内部推动这一讨论。 您能否联系当地的 TI 销售代表或现场应用工程师？

    此致、

    尼古拉

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你。 我很快会联系现场工程师。