This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1513093/hd3ss3212-ac-coupling-capacitors-location-while-common-is-higher-than-2v-in-one-side
工具/软件：
你好、团队。
客户 在其系统中设计 HD3SS3212。 在 CPU 侧、共模电压为0V。 但在端点端、它是2.4或2.8V。
问题、 交流耦合电容器应采用哪种类型的拓扑？
数据表中的图4或图6？
下图4是否正常工作？
谢谢。
此致、
Wesley
尊敬的 Wesley：
下面是 有关此应用的 e2e 常见问题解答、但对此进行研究可以说、图4是此应用的正确设置、旨在保护多路复用器免受端点共模电压的影响
如果您有任何其他问题、敬请告知
Kameron
尊敬的 Kameron：
跟进一个问题、对于交流耦合、 HD3SS3212侧的 Vpp 是-400至+400mV、这是否可被 HD3SS3212接受？
由于数据表中提到了 Vdiff、该值的范围为0-1.8Vpp
该器件应支持-400至400mV 信号。
这是因为对于此器件以及具有 VCM 和 Vdiff 规格的其他器件、可以使用公式 Vcm+ Vdiff/4来确定建议的 IO 电压
因此、对于该器件、建议的 IO 电压范围为 (2+ 1.8/4)= 2.45V 更改为(0-1.8/4)= -0.45v。
2.45V 至-0.45V
下面是另一篇 e2e 帖子、我向其他工程师介绍了有关类似器件的此主题。(只需添加此内容即可从概念上帮助您了解是否需要。)
但是、如果您需要任何其他帮助、请告诉我、我可以尝试解释更多。
感谢您的回答。 下面列出了以下问题：
1.如果 Vdiff 为1900mV、高于数据表最大值1800mV、此处是否有风险？ 是否有针对这种情况的权变措施？
2.如果图4已经支持>2V 的共模电压情况,问题:哪种情况需要图6的交流耦合结构? 升压侧的共模电压是否大于2V？
此致、 Wesley
1.如果 Vdiff 超出建议的运行条件、我们无法保证器件的长期性能。但是、该值仅比建议的运行条件高100mV、所以可以这样做。 但是、TI 无法保证
Im 不确定在这里有没有解决方法、但我会尝试 让 系统 满足 Vdiff=1.8V 的建议规格。
2.正确的是、如果多路复用器的两侧都暴露于 VCM>2V、图6就是您需要做的事情。 常见问题解答对此进行了很好的描述。
如果您需要任何进一步的帮助、请告诉我。
