[参考译文] TLK2501EVM：TLK2501缺少 RXD 并行字节

尊敬的 Doron：

我的理解是否正确、即通过"采样不匹配"、您观察到 FPGA 在发送0xFFFF 等符号后接收到不正确的数据？

您是否使用了逻辑分析仪或示波器来探测相对于 RX_CLK 的 RXD 线路？

发送0xFFFF 时、您是否在 FPGA 上正确地对此进行采样、并且仅观察后续符号上的问题？

谢谢、

Drew

您好、Drew、  

您的理解部分正确。 我们观察到 FPGA 上缺少字(16位)。 我们测量了连接到 FPGA (并且仅在连接时)的 RX_CLK、并发现它失真、当然这会影响正在采样的数据。 我们现在正在另一个 FPGA 组上对 RX_CLK 进行采样、我们现在看到这些丢失的字节。 这里仍然存在数据完整性问题、但接收到了所有字节。 另一个需要考虑的是 FPGA 采样组是3.3V。 我们的计算表明它应该支持 对来自 TLK (VIL 2V)的2.5V 信号进行采样。  

第二个问题是、我们目前没有逻辑分析仪、因此没有对其进行采样。  

尊敬的 Doron：

感谢您的澄清。  这似乎是一个奇怪的问题；当该问题发生时、是否可以分享时钟的示波器捕获(可能还有一条数据线)？

另外、观察到此问题时是否探测了电源电压？

谢谢、

Drew

您好、Drew、  

我添加了3图片:  

Pic1 -空闲状态、有效置为有效、时钟

Pic2 -发送 0000 - FFFF - 0000 - fffff 等序列时的时钟和 dv  

pic3 -与 pic2相同、1个数据位为黄色、时钟为绿色、rx_dv 为粉色。

谢谢

尊敬的 Doron：

感谢您的分享。  观察捕获结果、我觉得时钟低于0V 有点奇怪。  是否缺少任何可能导致这种情况的范围设置？  时钟似乎是直流耦合。

此外、是否可以分享原理图？  您可以通过 E2E 分享私人消息。

谢谢、
Drew

您好、  

分享 ALINX AXU3EG 板色谱。 这不是我们的电路板。 它基于 Xilinx MPSoC。 我们将 RX 导线从 TLK 连接到2个40引脚连接器 J15/J16、这个连接器直接进入 MPSoC 芯片。  FPGA 板包含一个核心模块(ACU3EG)、该模块位于开发板顶部、提供所有接口。 顺便说一下、我们还尝试了另一个 FPGA 开发板、Xilinx 的 ZCU111。 我们在 Rx 导线上也会出现同样的现象。  

e2e.ti.com/.../ACU3EG_5F00_schematics.pdfe2e.ti.com/.../AXU3EGB_5F00_schematics.pdf。 

尊敬的 Doron：

Drew 已离职、将于周一回复。

谢谢、

David