[参考译文] DP83822I：无 TX CLK 或 RX CLK 输出、但我看到25 MHz 时钟进入 XI

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1522935/dp83822i-no-tx-clk-or-rx-clk-out-but-i-see-a-25-mhz-clock-coming-into-xi

器件型号：DP83822I

工具/软件：

您好：

我在让 DP83822IRHBT 与 FPGA 配合使用时遇到问题。它导通、消耗电流、未处于复位或 PWDN 状态、我已多次检查搭接引脚。我移除了 LED 串联电阻引脚、因为我最初没有上拉和下拉电阻。我不知道为什么我会从 TX CLK 和 RX CLK 获得平坦的0V 电压。有什么想法吗？

谢谢您、

Blake

4 个月前

0 admin 4 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

这可能是 strap 设置失败、链路故障或 MPU 未启用正确的 MAC 接口的症状。

请确认：

寄存器读取值0x17 (以确认启用了哪种模式)
寄存器读取值0x467和0x468 (以确认 strap 配置设置)。请注意、这些是扩展寄存器
寄存器值0x1 (用于确认链路接通)

谢谢

David

0 admin 3 个月前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

对不起,你找不到我。" 我们无法查看任何寄存器值、因为它们始终为高电平。连接到 PHY 的 FPGA 将多个搭接引脚拉至高电平、使其处于未知状态。一旦我们确定出来、它就会将其修复。感谢你能抽出时间。

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83822I：无 TX CLK 或 RX CLK 输出、但我看到25 MHz 时钟进入 XI