[参考译文] SN65LVDS31-32EVM：49.9Ω 电阻器对于 SN65LVDS31-32EVM 中的 FPGA IO 引脚电流限制是否安全？

admin

Other Parts Discussed in Thread: SN65LVDS31-32EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1525078/sn65lvds31-32evm-is-49-9-resistor-safe-for-fpga-io-pin-current-limits-in-sn65lvds31-32evm

器件型号：SN65LVDS31-32EVM

工具/软件：

您好团队：

在 SN65LVDS31-32EVM 中、驱动器输入端放置了一个 49.9Ω 电阻器、该电阻器与 FPGA IO 引脚 (XC7S50-1FGGA484C) 连接。在给定 3.3V 信号电平时、该电阻器可以允许高达约 66mA 的电流流动 (I = 3.3V / 49.9Ω≈66mA)。

然而、FPGA IO 引脚仅支持大约 25mA 的最大电流、因此这会带来超过 FPGA 引脚电流额定值的潜在问题。

您能否澄清一下 49.9Ω 电阻器是否应按原样使用、或者是否建议使用值更高的电阻器来确保 FPGA 引脚电流保持在安全限制范围内？此外、有关将 FPGA IO 与 SN65LVDS31-32EVM 驱动器输入连接的最佳实践的任何指导都将非常有用。

提前感谢。

3 个月前

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

此 EVM 设计为由具有 50Ω 输出并能够驱动 50Ω 负载的函数发生器驱动。

在实际应用中、驱动器输入被设计为由弱 CMOS 输出（如 FPGA 的输出）驱动。请勿使用此类端接电阻器。（如果 FPGA 和驱动器之间的布线太长以至于您会受到传输线路的影响、请注意将 FPGA 输出配置为驱动强度，以便其输出阻抗与布线的特性阻抗相匹配。）

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的答复

我们可以移除 49.9Ω 电阻器吗？

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的。

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 MP：

克莱门斯是正确的。 50 欧姆电阻器基本上用于 50 欧姆端接、这在某些实验室设备上很常见。在实际使用中、大多数人在输入端没有 50 欧姆电阻器。

- Bobby

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Bobby、

谢谢！它是有效的。

我们使用它与 LVDS 进行 SPI 通信。

在 SOMI 线路中有位移位。在 32 位的 MSB 中添加了一个额外的位、因此未命中 LSB 位。我们在 Xilinx 中通过逻辑分析仪确认了这一点。除了 SOMI 之外、所有其他 3 个信号 (CS、CLK、SIMO) 都连接在 LVDS 驱动器中、并且运行良好。但在 LVDS 接收器中、仅连接 SOMI。

下面是预期的波形、其中 SOMI 线的前 6 个时钟中有 6 个 0、第 7 个时钟中有一个高电平、然后最后一个位为 0

但在下面的波形中、您可以在前 7 个时钟中看到 7 个零点、在仅第 8 个时钟中看到一个高电平。最后一位为高电平

您能否在解决此问题时提供支持？

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

显然、总传播延迟（通过主器件的驱动器，LVDS 线路、从器件的接收器、从器件的驱动器、LVDS 线路）和主器件的接收器）非常大、以至于 SOMI 信号不再与时钟同步。

您的 FPGA SPI 主器件是否能够为 SOMI 提供时钟输入？（然后，您可以环回时钟信号。）如果没有、则必须降低频率。

0 admin 3 个月前

TI__Guru**** 2378640 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 MP：

除 SOMI 之外、所有其他 3 个信号 (CS、CLK、SIMO) 都连接在 LVDS 驱动程序中、运行良好。

我相信克莱门的以下评论是正确的。

显然、总传播延迟（通过主器件的驱动程序，LVDS 线路、从器件的接收器、从器件的驱动程序、LVDS 线路、和主设备的接收器）非常大、使得 SOMI 信号不再与时钟同步。

您可能需要将 CLK 信号通过与 SOMI 信号相同的连接路径、以尝试让这两个信号看到相同的延迟、从而使它们恢复同步。从系统角度来看、通常最好通过具有 2 个通道的 IC 来实现这一点、以便在速度非常高时尽可能地减小两个通道之间的偏移、否则您可能会改用两个单独的 LVDS 接收器/驱动器。

- Bobby

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN65LVDS31-32EVM：49.9Ω 电阻器对于 SN65LVDS31-32EVM 中的 FPGA IO 引脚电流限制是否安全？