[参考译文] TUSB1210：NXT 和 DIR 的输出延迟

admin

Guru**** 2439560 points

Other Parts Discussed in Thread: TUSB1210

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1545612/tusb1210-the-outpu-delay-of-nxt-and-dir

器件型号：TUSB1210

工具/软件：

你（们）好

我目前正在设计中使用 TUSB1210BRHBR。

TUSB1210 独立 USB 收发器芯片硅数据表（修订版 J）

我测量了 NXT 和 DIR 的输出延迟、两者始终低于 1.2ns。

以下是我的测试环境的详细信息：

‌FPGA：XCAU7P-L1SBVC484I

‌示波器‌： 3 系列 MDO 混合域

‌探头‌: TPP1000

时钟为输出模式。

TUSB1210BRHBR 的数据表规定输出延迟范围为 1.2ns 至 5.5ns。

根据 ULPI 1.1 规范、延迟应小于 9.0ns。

即使符合 ULPI 规范、在数据表规格之外运行是否存在任何潜在风险或问题？

谢谢、此致

Chunli Liang

3 个月前

0 admin 3 个月前

TI__Guru**** 2439560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

这部分的专家目前是 ooo,他们将在明天回来. 我会确保他们明天能做到这一点。

感谢您的耐心。

0 admin 3 个月前

TI__Guru**** 2439560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、春丽：

什么 FPGA 用于您的应用？

好极了

Brian

0 admin 3 个月前

TI__Guru**** 2439560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、Brian

我有两个项目。

然后将使用 TUSB1210 与 Artix UltraScale+ FPGA 配合使用。

另一个示例是将 TUSB1210 与 Zynq UltraScale+ MPSoC FPGA 的 PS USB 控制器配合使用。

谢谢、此致

Chunli Liang

0 admin 3 个月前

TI__Guru**** 2439560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、春丽：

TUSb1210 和 Zynq –7000 FPGA 之间存在时序问题、但其他 SOC/FPGA 可以正常使用。

好极了

Brian

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] TUSB1210：NXT 和 DIR 的输出延迟