工具/软件：
大家好、我正在使用 SN65LVDS32 进行处理 CAT5 数据信号的设计。 根据我的当前原理图、当 没有信号 发送到 CAT5 输入插孔时、引脚将保持不可预测状态。
这是我的电流原理图、在差分输入端有一个 100 Ω 的迟滞电阻器、并且正极和负极信号都通过 10k 电阻器偏置到地：
我发现、对于来自 SN65LVDS31 的 CAT5 信号、此原理图适合我。
但当未插入任何器件时、某些输出为高电平、而某些输出为低电平、看似随机。
当没有接收到差分信号时 、所有输出都需要变为低电平。 要完成此操作、我需要进行哪些更改？
请提供建议。
看看类似这样的情况，其中 — 输入偏置为高电平，+输入默认偏置为低电平、从而产生低电平输出： 
请确认这是否是默认低电平输出的正确方法、并且适用于我的应用从 SN65LVDS31 接收信号。
尊敬的 Emmett：
VID 需要低于–100mV 才能输出低电平。 在这个电路中、VID 将为 0V、因此状态为不确定。 您需要移除 B 引脚上的下拉电阻、然后将其替换为 Vcc 的上拉电阻。 您还需要将 A 引脚上的下拉电阻值修改为。 与以下原理图类似、只是 R1 下拉至 GND、R3 上拉至 Vcc。 B 引脚上的上拉电阻需要低于 A 引脚上的下拉电阻、才能在 RT 上实现负电压。 您可以 用 4.99k 欧姆的上拉电阻值和 8k 欧姆的下拉电阻值进行星型设置。
但是、如果您参考 AN-1194 LVDS 接口的失效防护偏置（修订版 C）、则来自失效防护网络的电流需要降低两个电阻器的电阻、同时在非常嘈杂的环境中工作时保持相同的比率、以增大电流。 您可能需要对这些值进行实验、以确定哪个甜点基于将存在的噪声。
此外、这似乎与我们在此主题中讨论的电路相同、因此请务必相应地修改 G 和/G 连接 (+) SN65LVDS32：SN65LVDS32DR G̅ 引脚不停用芯片输出 — 接口论坛-接口 — TI E2E 支持论坛
此致、
马特
好的、这个原理图能正常工作吗？
B 上的 R1 = 5K 上拉、R3 = A 上 8K 下拉、R2 =上 100 Ω 迟滞。
应如何 相对于 R1 和 R3 选择 R2 值？ 
