This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1570962/ds90ub947-q1-ds90ub947-pattern-using-select-external-clock-internal-timing-can-not-work
已经解决
尊敬的建伟：
感谢您分享此配置脚本、我很乐意帮助您查看和分析它。
您能否提供以下信息来帮助我更好地了解系统？
我将首先尝试确定显示屏上的时序对于 947 PATGEN 的内部时钟生成是否过于严格。 我还可以提供从 ALP GUI 为器件生成的 PATGEN 脚本示例。
此致、
Miguel
E2E 似乎没有附上您的最新回复、但我在内部收到了该消息。
Hi Miguel, ok now. update the script ub947addr=0x1a write_patgen_reg() { local addr=$1 local data=$2 i2ctransfer -f -y 3 w2@${ub947addr} 0x66 $addr i2ctransfer -f -y 3 w2@${ub947addr} 0x67 $data } # static const struct drm_display_mode boe_ae123z7b_l13_wdp2_mode = { # .clock = 116985, # .hdisplay = 1920, 0x780 # .hsync_start = 1920 + 70*2, 0x780 + 0x8C # .hsync_end = 1920 + 70*2 + 12*2, 0x780 + 0x8C + 0x18 # .htotal = 1920 + 70*2 + 12*2 + 4*2, 0x780 + 0x8C + 0x18 + 0x08 = 0x82C # .vdisplay = 720, 0x2d0 # .vsync_start = 720 + 207, 0x2d0 + 0xCF # .vsync_end = 720 + 207 + 2, 0x2d0 + 0xCF + 0x02 # .vtotal = 720 + 207 + 2 + 3, 0x2d0 + 0xCF + 0x02 + 0x03 = 0x3A4 # .vrefresh = 60, # }; #disable pattern i2ctransfer -f -y 3 w2@${ub947addr} 0x64 0x10 # 200Mhz / 2 write_patgen_reg 0x03 0x03 #h total[7:0] write_patgen_reg 0x04 0x2C #v total[3:0] #h total[11:8] write_patgen_reg 0x05 0x48 #v total[11:4] write_patgen_reg 0x06 0x3A #h active width[7:0] write_patgen_reg 0x07 0x80 #v active width[3:0] #h active width[11:8] write_patgen_reg 0x08 0x07 #v active width[11:4] write_patgen_reg 0x09 0x2d #hsw write_patgen_reg 0x0a 0x18 #vsw write_patgen_reg 0x0b 0x02 #hbp write_patgen_reg 0x0c 0x08 #vbp write_patgen_reg 0x0d 0x03 #fps write_patgen_reg 0x0f 0x1E #select external clock + internal timing i2ctransfer -f -y 3 w2@${ub947addr} 0x65 0x0c #enable pattern i2ctransfer -f -y 3 w2@${ub947addr} 0x64 0x15
请允许我到 EOD /明天早上为您生成新的 PATGEN 脚本、
如果您有显示计时技术规格、您能分享吗？
感谢您的耐心
谢谢。
