工具/软件：
我们设计了一个结合使用 TMDS1204 和 AMD FPGA 的 HDMI 输入/输出板。
HDMI 合规性测试由 HDMI 认证机构执行、并发现以下故障。
请告诉我、是否可以通过更改 TMDS1204 中的设置来采取这些对策。
我们正在向 AMD 询问如何在 FPGA 中采取对策。
HFR2-14 接收端视频时序（FRL 模式）- Sub-2160p 深度颜色
＜显示以下格式信号时、每隔几秒钟就会发生一次断电
①(2) 720x480p @ 60Hz 4：3、最大 FRL 速率 4/8G、36bpp
②(2) 720x480p @ 60Hz 4：3、最小 FRL 速率 3/3G、36bpp
③(19) 1280x720p @ 50 Hz 16:9,最大 FRL 速率 4/8G, 30bpp
④(19) 1280x720p @ 50Hz 16：9、最小 FRL 速率 3/3G、30bpp
⑤(89) 2560x1080p @ 50Hz 64：27、最大 FRL 速率 4/8G、30bpp
⑥(89) 2560x1080p @ 50Hz 64：27、最小 FRL 速率 3/3G、30bpp
直到停电的时间往往更长 (5) 和 (6)。
在 HFR2-14 中、每个受测格式的最大（标称速率的+0.5%）和最小（标称速率的–0.5%）FRL 速率分别设置为支持的最大 FRL 速率和支持的最小 FRL 速率。 FRL 信号发生器以标称速率的–0.5/0.6%的允许像素时钟速率输出信号、以检查 DUT 是否能够充分显示格式（足以支持该格式）。
HFR2-15 接收端视频时序（FRL 模式）- 2160p 深颜色
＜（无法在此显示器/连接器上显示多个查看器）
①(93) 3840x2160p @ 24Hz 16：9、最大 FRL 速率 4 /8G、30bpp
②(93) 3840x2160p @ 24Hz 16：9、最小 FRL 速率 3/6G、30bpp
③(98) 4096x2160p @ 24Hz 256：135、最小 FRL 速率 4/8G、30bpp
④(98) 4096x2160p @ 24Hz 256：135、最小 FRL 速率 3/6G、30bpp
HFR2-15 的测试内容与 HFR2-14 的测试内容相同。
在此测试中、RGB 和 Y444 都保持黑屏状态或在 DUT 侧自动复位、格式为 (1) 至 (4)。
这也仅针对 MAX FRL 速率 4/8G 进行了确认。 但是、FRL 信号发生器以标准（标称速率）像素时钟速率输出上述格式不会引起这种现象、可以稳定地显示。
以标准（标称速率）像素时钟速率从 FRL 信号发生器输出上述格式
在标准（标称速率）像素时钟速率下、FRL 信号发生器的上述格式输出未发生此现象、并且图像稳定显示。
其他信息。
恢复时钟似乎稳定。
基准时钟为 200.0027MHz、恢复时钟为 200.0035MHz。
当基准时钟频率变化±0.5%时、不会锁定。
→我们假定仅虚拟像素时钟速率发生变化。
