[参考译文] DP83867IS：DP83867ISRGZ 至 EG25G 通信未正常（通过 SGMII 接口）

您好、  

具体而言、我们是否需要在 DP83867ISRGZ IC 上的 LED_0（引脚编号 47）和 LED_1（引脚编号 46）引脚上保持任何特定的状态？ 要成功启用 SGMII 接口？  [/报价]

LED_0 必须搭接至模式 2、才能默认启用 SGMII 模式（镜像模式已禁用）。 但是、我在原理图上没有看到这一点。  

您还可以检查寄存器 0x0010 的位 11 以查看 PHY 上是否启用了 SGMII。

如果是、您能否向我们发送以下寄存器的寄存器信息：


我们正在研究该地区提供的任何 FAE 支持。 我会在获得任何信息后更新您。  

此致、
j

您好 J

感谢您的及时答复。  

我们目前的理解是、我们需要将 LED_0 引脚搭接至模式 2、以使 SGMII 接口正常工作。  

我们还希望 LED_1 引脚也需要进行 strap 配置以进行 自动协商/速度选择。 是这样吗？  

我们需要在这些 (LED_0 和 LED_1) 引脚上保持的默认硬件状态是什么？ 我们是否可以遵循 DP83867E SGMII EVM 中提到的以下自举值？ 请提出建议。  

您还可以检查寄存器 0x0010 的位 11 以查看 PHY 上是否启用了 SGMII。

我们希望寄存器值只能通过 SGMII 接口读取。 目前、ETH PHY 的 SGMII 接口直接连接到 EG25G GSM 调制解调器、因此我们无法直接读取寄存器值。 我们要求调制解调器供应商在其库中添加此 PHY IC 并进行相同的测试。 因此、请允许我们用一些时间回复这些寄存器值。  

我们周围是否有可用的 FAE？ 希望您对此进行检查。 请提供支持。  

您好、

如果给定的 strap 输入被电阻拉至低电平、则相应的输出被配置为高电平有效驱动器。 在 4 级配置 (strap) 环境中、模式 1、2 和 3 会发生这种情况。 相反、如果给定的 strap 输入被电阻拉高、则相应的输出被配置为低电平有效驱动器。 在 4 级配置 (strap) 环境中、这仅适用于模式 4、如下所示。

PHY 寄存器可以通过 串行管理接口访问、而不是通过 SGMII 接口访问。

谢谢

David

您好、David

谢谢您的建议。 现在我们了解了 SGMII 选择需要保持的硬件状态（在 LED_0 引脚上）。

在我们的应用中、我们将仅向外部器件提供 4 线制输出。 （在下图中突出显示）。  

因此,我们需要在 LED_1 上保持的默认硬件状态应该是什么（速度选择带）。 此外、是否有我们需要在此 starp 上使用的 resitsor 值指南？  

我们是否可以使用上面图像参考文献中给出的相同电阻值？ 请提供建议。  

您好：

对于 10/100M 通信（只能在 MDI 上进行 4 线通信）、最好使 ANEG_SEL 设置为“0"。“。 这将涉及模式 1 或 2 中的 LED_1。  

有关适当的电阻选择、请参阅 4 级配置 (strap) 表中的电阻值。 串联电阻 (470) 是一个限流电阻、根据 LED 电路的基本原理而具有主观性。

此致、

Gerome

您好 Gerome、

感谢指导,我们将进一步深入到这个,并让你知道实验后的观察。  

您好、  

如有任何更新、请告知我们。  

此致、
j