[参考译文] DS90UB913A-Q1：将上电时序从修订版 F 更改为修订版 G

尊敬的 Fethi：  

将上电时序图通过 Vdd_n 更新为 PDB、以确保串行器和解串器之间的可靠运行及链路。 如果违反该时序、建议应用以下规避方法。  

此致、

Zoe

尊敬的 Fethi：

如果未遵循数据表指南中的上电时序、则器件将在设定的运行条件之外运行、并且行为不确定。 UB913 上存在该问题、并记录在数据表的后续版本中、该问题不存在与上电时序相关的器件变化或制造变化。 我们建议客户遵循最新版本 UB913 数据表中提供的上电时序、如果无法应用本地 SW 权变措施、  

此致、

Zoe

尊敬的 Davide：  

上电限制主要是最小延迟（电源轨后的 PDB）还是最大延迟？ 长时间延迟（例如 100 毫秒）是否会带来任何风险？ 数据表强调了违反时序的风险、但不能区分早期和后期 PDB 置为有效。 TI 能否提供官方澄清？

上电时序图如数据表的下图所示：  

T3 定义为最小 0ms、这意味着 VDDIO 和 VDD_n 必须在 PDB 信号变为高电平或之前启动。 t3 的最大持续时间为 16ms、如下表所述：  

如果违反这些时序、器件将在数据表条件之外运行。 如果 T3 的持续时间更长、则提供了本地 I2C 权变措施。 在数据表范围之外运行器件可能会导致不确定的性能。  

如果 PDB 在所有电源轨稳定后很长时间被置为有效、内部状态机是否会干净地复位？

否、如果超出 T3 时间上限、正向通道的内部状态机将卡在空闲状态。 本地 I2C 权变措施是重新启动状态机。  

违反排序规则时、影响是否仅为瞬态（例如，链路无法启动，间歇性锁定）、或者是否会导致永久性损坏或加速老化？

如果违反 T3、则影响将仅是瞬态的、并可能导致正向通道输出无法从串行器开始。  

此致、

Zoe