This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD87502Q2:CSD87502Q2:使用 GPIO 控制的 CAN 终端控制

Guru**** 2602855 points
Other Parts Discussed in Thread: CSD87502Q2, TIDA-01238

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1578315/csd87502q2-csd87502q2-can-terminal-control-using-gpio-control

器件型号:CSD87502Q2
主题中讨论的其他器件: TIDA-01238

您好:
    我们正在将贵公司的 CSD87502Q2 器件用作 CAN 终端控制开关。 栅极驱动电压为 5V、我们已经测得 MOSFET 导通。 但是、为什么未测量端子电阻器、因为该电阻器正在连接?  
DESIGN.png
在 MOSFET 导通后测试 CAN_H 和 CAN_L 信号波形 TEST.png
 
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emma、

    感谢您关注 TI FET。 我不熟悉这种类型的应用。 从原理图中、我可以看到所有栅极都连接在一起、并由 Q5 的源极驱动。 当 Q5 开启时、Vgate = 5V x (R84/(R84+R87))= 5V x (100K/(10K+100k))= 4.55V。 我还看到 Q3 的源极连接在一起、Q4 的源极连接在一起。 但是、Q3 和 Q4 的源极端子悬空、不以 GND 或其他电压为基准。 什么是 VGS? 您能提供 VGS 波形吗? 为了使 FET 导通、VGS ≥3.8V、数据表中指定了 RDS (on) 的最小值。 CAN_L 和 CAN_H 的预期波形是什么? 它们应该是方波吗? 我期待您的答复。

    此致、

    约翰·华莱士

    TI FET 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好: 栅源电压 VGS 满足≥3.8V 的要求。 连接端子电阻器后、CAN_L 和 CAN_H 的预期波形应是方波。 但是、电流测量结果表明、在单独测量 Q3 和 Q4 时、两个 MOSFET 可以导通、但在 CAN_L 和 CAN_H 上测量的电压仍然显示出波形、就好像没有连接端子电阻器一样。 请帮助确认具体原因。 感谢您的支持。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 John Wallace:

        我们的设计参考了贵公司的相同 MOS 开关电路、但我们这边的测试波形与贵公司的测试波形不同。 您能帮助咨询并确认这一点吗?

    tiducf3.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emma:

    再次感谢您关注 TI FET。 我没有参与 TIDA-01238 参考设计。 我将将此主题重新分配给接口应用团队、让他们审核您的原理图和问题。 我将继续监视此主题并根据需要做出响应。

    谢谢、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emma:

    测量 4.5V GATE 与 GND 可能不够。 即、如果 FET 的源极节点在某个中间 CAN 电压下悬空、则实际 VGS 可能太小而无法导通。 因此、在隔离/分离的情况下测量时、它似乎导通、但在使用 CAN 进行连接/测量时不导通。 我怀疑这是 CAN 节点 CAN 共模电压通常处于 1/2 VCC 或 2.5V 隐性状态造成的。

    • 确认 V_GATE 驱动 Q3 和 Q4
    • 确认 V_source 连接 CANH 或 CANL。
    • 确认 VGS = V_GATE - V_SOURCE、因为预期值是 ≥数据表的 4.5V 或至少 3.8V 规格、以确保 FET 完全导通。
    • 也可以测量端接电阻器两端的电压。

    您可能会注意到栅极电压变为 4.5V、但源极电压接近 1/2 VCC、这意味着 VGS 接近 2V 是最可能的根本原因、并建议通过移除/更改分压器网络来更改栅极驱动、以在预期范围内产生 VGS、从而让获取完整的 5V 电压、并确保源极低到足以产生所需的 VGS。 如果不可行、还可以考虑在较低 VGS 规格下具有较低 Rdson 的 FET。

    • 此外、确保组装 R85/86、以仔细确认漏极/源极连接到终端。
    • 也可以再次确认不存在体二极管方向问题。 看看当在栅极被驱动时通过安全电阻器从 CANH 到 CANL 施加小电流时、电流是否按预期流动。例如、如果体二极管阻止了该电流、谢谢。

    此致、

    Michael。