[参考译文] TUSB1104：SLS 调试

来查看 I2C 通信是否可以进行。 SDA 和 SCL 应该连接到哪些引脚？ 我看不到指定的 I2C 连接器。

尊敬的 Vishesh：

我们之前已经为不稳定通道共享了引脚搭接模式的 JIC 文件、即 usb32dc_a10socdb_fmcusb32g22_con1_lane1.jic、用于转接驱动器调优。 可能是由于通道不稳定而导致出现枚举问题。  您是否 在 FMC 侧检查了 Type-C 电缆的两个方向？ 请注意、设备将仅枚举一种类型 C 方向。

还要确保器件驱动程序安装正确。 您可以在 FMC_G22_demo/windows_driver/Windows10_64bit/文件夹中找到该文件夹。

从以下链接下载用于引脚搭接模式的稳定通道 JIC 文件 (usb32dc_a10socdb_fmcusb32g22_con1_lane2.jic)。 请测试并分享结果。  

下载链接： https://slsoffice-my.sharepoint.com/:f:/g/personal/pratyaksh_maru_slscorp_com/Emz29q3Vo11PpuHFP5cXoY4BWUcr-EyyQHh294Hpv2Pf7w?e=301j8b

如果枚举成功、您应该能够在设备管理器中看到 SLS USB 器件。

 如果您遇到任何问题、请安排会议。

I²C 使用 I²C Ω 模式进行转接驱动器调优、您需要通过 Nios II 软件访问 μ 寄存器。 我们提供了准备 Nios II 工程以更新文档中所需的 μ I²C 寄存器的步骤 I2C_MODE_FMC_G22_DEMO/ Creating_Project_in_Eclipse.pdf 。

请注意、要创建 Nios II 软件工程、您需要 将 Quartus 软件降级至版本 23.4 、因为 Quartus 25.1.1 中删除了 Nios II 支持。 安装 Quartus 23.4 后、在文档中执行与 Nios II 相关的设置 \23.4\nios2eds\bin\README

我已经安排了一次会议 星期二、2025 年 8 月 19 日晚上 7：30 (IST) 。 您将很快收到会议邀请链接。 如果这段时间不合适、请告诉我。

您好、

明白。 我将卸载版本 25.1.1 并安装版本 23.4。 我将按照这些步骤操作、看看能否使其正常工作。

是的、本次会议时间我有空。

按照上载 JIC 文件的方向出现以下错误。

尽管遵循了相同的方向、但我的设置图看起来也不同。

我在版本 25.1.1 中没有出现这些问题

此外,当我尝试制作一个 eclipse 文件时,它不会打开任何东西:

我们将在今天的会议上讨论这一点。

您好、

以下是今天的会议中讨论的步骤：
1) 重新安装 Quartus 23.4（确保选择了 Arria 10 器件）

2) 在自述文件之后安装 eclipse

3) 使用 PDF 说明安装 WSL

4) 上传 lane2 引脚搭接.jic 文件。 上传通道 1 引脚搭接模式

5) 上传 lane1 I2C 并正确对 I2C 进行编程。

6) 测试 I2C 模式枚举。

我在驱动器中上传了文件的。 如果您仍然遇到相同的问题、请检查并告诉我。

您好、

我使用了 sof 文件、并成功上传：

但是、我有另一条错误消息。 这是正常的、还是上传仍然失败？

我将驱动程序放在了 10Gbps 平台上、但我不确定要在哪个设备上安装驱动程序。 尚未枚举。

让我们在重新安排的时间上午 9 点 (星期四 CST) 举行会议

尊敬的 Vishesh：

我将在上述时间到现场参加会议。   

您好、

1) 对于引脚搭接模式使用引脚搭接板和 uplaod 文件。 （可以使用 lane1 或 lane2）

2) 打开树形查看器,用电缆连接设备 (C-C 或 A-C )

3) 将看到一个连接的枚举（可能需要执行驱动程序安装的第 1 步）

4) 打开 GUI 应用并按照 HOW_TO_UPLOAD_JIC 文件文档中的步骤进行操作

------------------------

1) 对于 I2C 模式、需要使用 I2C FMC 板及其 SOF 文件

2) 打开树形查看器,用电缆连接设备 (C-C 或 A-C )

3) 打开 NIOS ii 端子（需要 W

4) 写入 (nios2-terminal.exe ), 然后按 ENTER 键

5) 软件将要求输入寄存器值（将无法看到键入的值,将有 6 个请求）

-根据数据表填充

在 Main 中
输入 General_1 寄存器的值：0xa
输入 VOD_CTRL 寄存器的值：0xFF
输入 AEQ_CONTROL1 寄存器的值：0x1c
输入 AEQ_CONTROL2 寄存器的值：0xFF
为 USBC_EQ 寄存器输入值：0x20
输入 SS_EQ 寄存器的值：0x0
TUSB1104 转接驱动器芯片 ID = 1
启动
寄存器 0x0A = 0
寄存器 0x32 = 0
寄存器 0x1c = 0
寄存器 0x1d = 54
寄存器 0x20 = 0
寄存器 0x21 = 54
寄存器 0x3B = 0
寄存器 0x3C = 0
IP_VERSION：5.1.0.0
暂存寄存器已验证。
连接！

输入所有数据后、您将看到打印的所有值、使用此项进行确认

一旦看到正确的打印

5) 将 C-C 或 A-C 电缆连接到 10Gbps 主机

6) 将显示枚举或可能需要软件驱动程序

7) 打开 GUI 应用并按照 HOW_TO_UPLOAD_JIC 文件文档中的步骤进行操作

-----

如果看到错误、则需要进行调优

-----

在调优方面、我们可以看到完整的前置通道（从主机到转接驱动器）和后置通道长度（从转接驱动器到连接器）。 以及这些迹线的损耗曲线/损耗。 这将帮助我确定系统的最佳 EQ 设置。  

完整的前置通道损耗（从主机到转接驱动器）约为 4.5dB、后置通道损耗（从转接驱动器到连接器）约为 2.7dB。 注意：这包括 FMC 连接器损耗、约为 2dB

明白了、感谢您提供的信息。 我将开始调优 EQ、看看这里是否合格。

您好、

快速更新。 我能够下载 WSL 后,它允许访问今天下午。 我明天将尝试全面测试系统和 EQ 调优

您好、

我现在得到了这些错误抛出。 NIOS 2 将不再打开。 我认为这可能是一个安全问题、但如果您遇到过类似问题、我想在您的最后检查一下。

尊敬的 Vishesh：

看起来像是与 WSL 安装相关的问题。 我还没有遇到这种问题。

您是否执行了中提到的所有步骤 开始安装 WSL 文档？

我发送的链接可能有助于解决此问题。 请告诉我它是否起作用。

Ubuntu - apt-get 安装在 WSL — 超级用户中无法正常工作

Apt-get 无法连接到 Ubuntu 存档 — 咨询 Ubuntu

是的、我尽我所能遵循了这些步骤。

我不允许在 PowerShell 上拥有管理员权限、但我们有一个用于启用 WSL 的 externa;.exe。  

我下载了 Ubuntu、并确保版本正确。

但是、我无法打开 NIOS ii shell。

我看到错误 WSL not be found（无法找到 WSL）、窗口会立即关闭。  

您认为 IT 团队可以帮助解决与 WSL 安装相关的问题吗？  

没有 WSL NIOS II 终端将不会打开。

如果 WSL 的版本为 2、则可以在命令提示符窗口中输入以下命令、将 WSL 的版本更改为 1。
wsl --set-version Ubuntu-18.04 1.

是的、很抱歉长时间的调试。 我正在使用它来解决此问题、似乎是服务器/阻止问题。

尊敬的 Vishesh：

您是否能够解决 wsl 相关问题？

尊敬的 Pratyaksh：

我们正在研究这一问题、并将努力在明天的 9 月 4 日 EOD 对您作出回应。 很抱歉等待。

谢谢、

Ryan

您好、

它还没有解决问题。 我们正在努力解决 TI 的问题。 对延迟感到抱歉、TI 提供的保护措施有很多、因此很难绕过所有内容。

尊敬的 Vishesh：

您是否能够解决与 WSL 相关的问题？

使用 Startech Asmedia 主机测试 Pinstrep 模式 lane1 和 lane2 sof 文件时是否发生了更改？

您好、

以下是我收集的引脚搭接电路板结果：

1) 测试 CON1_lane2（Realtek 主机+ AMD 主机）

测试运行时间：1 分钟 10 秒

错误计数：7.

注释：错误触发一次非常 10 秒。 这是真正的失败吗？ 通常、持续的周期性故障可能与发送的模式/数据包有关。 不确定导致这种情况的原因。

2) 测试 CON1_lane1 （Realtek 主机+ AMD 主机）

测试运行时间：1 分钟 10 秒

错误计数：7.

注释：错误触发一次非常 10 秒。 这是真正的失败吗？ 通常、持续的周期性故障可能与发送的模式/数据包有关。 不确定导致这种情况的原因。

使用的两台主机的结果相同。

您是否与 STAR-TECH ASMEDIA 主持人一起检查了我们随 FMC 卡一起发送给您的信息？

您可能会看到不同的主机不同的行为。  高阻抗误差是由信号完整性造成的。 它可能需要 FMC 调优。

让我们在明天继续讨论、电话是：11-09-2025 7:30 (IST)。

您明天有空吗？

我刚刚重新测试了 Asmedia 主机,我看到了同样的结果。 大约每 10s 错误一次。  

9 月 11 日上午 9 点（美国中部标准时间）免费。

我已发送团队会议邀请链接

长时间测试 CON1_lane1 CON1_lane2、确保没有错误发生。 如果发生错误、则使用跳线设置进行调优。

我们无法单独对这两个端口都看到错误后、请测试 USB 3.2 gen2x2 20Gbps、并查看长时间内的错误计数是否为 0。

对于 I2C 测试、请按照第三方 WiFi 网络上第三方 PC 上的安装文档重新下载所有软件、然后使用 NIOS ii 终端重新测试 I2C 设置。  

问题：

1) 我们是否能够在连接外部 I2C 控制器的 I2C 电路板的 SDA 和 SCL 引脚上焊接导线。 这将允许在无需使用任何终端命令的情况下对 TUSB1104 进行 I2C 配置。 这将加快 I2C 测试速度。

我需要嵌入了 elf 文件的 2x2 SOF 文件、以 20Gbps 测试 UBS3.2 Gen 2x2。

尊敬的 Vishesh：

我已  在 ondrive 的 sof 文件夹下上传 usb32dc_a10socdb_fmcusb32g22_con1_g2x2.sof。

链接： slsoffice-my.sharepoint.com/.../EQiTBVy-o0hLnC-4j_v6HW8B7a6rSF4aMFy29rWS6Zgk8g

您可在 USB 树查看器中确认 20Gbps 枚举。 您可能需要将多个插件插入才能看到 20Gbps 枚举。 由于信号完整性、它有时会降至较低的速度。  

目前、我们看到具有随机情况的 20Gbps 枚举。 20Gbps 时也读取写入失败。 您可能需要调优转接驱动器。

我已将“返工说明–I²C 外部连接“文档上载到 OneDrive 链接

链接：FMUS32G22

文档名称是 返工说明–I²C 外部连接

您好、Nilay：

感谢您的返工说明。  

尊敬的 Pratyaksh：

谢谢您提供 SOF 文件。 我会尽快开始测试。

CON1_lane1 和 CON1_lane2 的第 2 代 (10Gbps) s\n 对于 长小时测试的状态是什么？

您好、

我的团队成员正在使用测试 PC 进行另一次调试。 我无法在星期五上进行测试。 我会在设备可用时立即运行测试。

您好、

我能够在 lane1 和 lane2 配置上完成一些扩展测试。

TUSB1104 设置：

在面向 USB Type-C 的连接上启用 AEQ。

SSTX1 = 0、

SSTX2 = 0、R、F、1

通道 1 (PASS)

测试持续时间= 1：30 分钟

无错误。 由于主机管理软件、端口超时。  

通道 2（失败）

测试持续时间=不适用

设备端出现故障（等待 HP 计时器输出）。  

该误差意味着什么？ 所有错误似乎都与设备端相关、因为设备是启动恢复的部件。  

了解这是器件端误差、调整的焦点是 SSEQ。 已尝试 SSTX2 的所有值但未成功。  

Lane1 和 Lane2 在布局上是否有重大差异？

尊敬的 Vishesh：

将 很快在布局中分享有关您对 Lane1 和 Lane2 的查询的详细信息。

好的、当我们有信息时、请告诉我。

尊敬的 Vishesh：

很抱歉、回复延迟。

根据我们的分析、通道 1 和通道 2 在布局方面没有区别、尤其是在高速信号完整性和 USB 布线指南方面。

对于这两个通道、我们确保：

• 高速 USB 差分对的受控阻抗布线（通常为 90Ω 差分）

• 匹配的布线长度、可保持信号时序并更大限度地减少偏斜

• 更大限度减少过孔使用和层转换、以减少信号反射和损耗

• 适当的布线间距以更大限度地减少串扰和 EMI

• 在整个信号路径中保持一致的参考接地平面、以实现返回电流完整性

我们之前已在 E2E 平台上通过个人消息与您分享了该布局。 为方便您使用、我们在下面提供了指向该消息的链接。

e2e.ti.com/.../conversations

如果您发现任何差异、请仔细阅读并告知我们、我们将不胜感激。

您好、Nilay：

我认为这只是一个子卡的布局、FPGA 平台上的布局如何？

子卡上的布局看起来正常、lane1 和 lane2 之间的布线长度和损耗是一致的。 这就是为什么我很惊讶地看到 lane1 和 lane2 需要不同级别的 EQ 才能工作。 我们是否可以了解 FPGA 平台上的 lane1 与 lane2 的布线长度。  

尊敬的 Vishesh：

我已连接 A10SOC 电路板详细信息链接 Arria10 SX SoC 开发套件

您可以使用电路板原理图来获取电路板布局。

用于 lane1 和 lane2 的 FPGA 引脚  

1. lane1.

FPGA 引脚
PIN_T31 -> ss_rx_serial_i
PIN_T30 -> ss_rx_serial_i (n)“

PIN_N37 -> ss_tx_serial_o
PIN_N36 -> ss_tx_serial_o (n)

2 侧 2

FPGA 引脚
PIN_R33 -> ss_rx_serial_i
PIN_R32 -> ss_rx_serial_i (n)“

PIN_M39 -> ss_tx_serial_o
PIN_M38 -> ss_tx_serial_o (n)“

您好、

共享的链路只有原理图。

我想从布线长度、潜在过孔和布线的角度查看实际布局。 我在原理图中看不到这一点。

请向英特尔索取此信息。

尊敬的 Vishesh：

Altera_A10_SOC_Devkit 的布局文件已上传到 名为 Altera_A10_SOC_Devkit_RevA1_13Nov14_1600_database  的 OneDrive 文件夹 (FMUS32G22) 中。

链接：FMUS32G22

谢谢！ 我会对此进行回顾

您好、

1 侧 1

根据我所见、布线长度如下：

PIN_T31 -> ss_rx_serial_i (3306mil)
PIN_T30 -> ss_rx_serial_i (n)“(3306mil)

PIN_N37 -> ss_tx_serial_o (3050mil)
PIN_N36 -> ss_tx_serial_o (n)(3050mil)

2 侧 2

FPGA 引脚
PIN_R33 -> ss_rx_serial_i (2884mil)
PIN_R32 -> ss_rx_serial_i (n)“(2884mil)

PIN_M39 -> ss_tx_serial_o (2884mil)
PIN_M38 -> ss_tx_serial_o (n)“(2884mil)

这些布线长度相似、不会导致我们看到的 EQ 差异。 我不知道为什么我们看到 lane1 和 lane2 之间 EQ 需求的差异。  

而在平均情况下、我能够让一个 I2C 系统正常工作、但电路板未进行枚举。 引脚配置 (strap) 板仍使用同一端口进行枚举。  

您好、

我有几个问题：

1) 此器件设计中是否使用了 USB3 phy？

2) 如果有一个 PHY ,管道接口的布线长度是如何匹配的?