[参考译文] DP83867E：MDI 和 MII 对间延迟差与对内延迟差要求

尊敬的 Hamza：

对于 MDI、这是指差分对内延迟差（差分对中正负线之间的延迟差）。   

对于 MII、这是指所有 RX 信号线之间的偏斜和所有 TX 信号线之间的偏斜。 TX 线路不需要与 RX 线路匹配。

• 例如：RX_D0 应在 RX_D1、RX_CLK、RX_CTRL、……的 20mil 范围内。 RX_D0 不需要与 TX_D0 匹配。

此致、

Shane

我们建议将所有 MDI 布线的长度保持在 2“以下。 如果您也可以将差分对间延迟差保持在 20mil 以内、我建议这样做。

此致、

Shane

尊敬的 Hamza：

DP83867 在 PHY 的发送器上有内部 RGMII 端接、因此这些线路的外部串联端接是可选的。 可以在地址 0x170[4：0]的 IO_Impedance CTRL 寄存器中调整内部 RGMII 终端

请注意、这些仅对 DP83867 上的 RGMII 输出 (RX_CLK、RX_D0/1/2/3、RX_CTRL、...) 有效。 我们无法调整 RGMII 输入端的端接、因为这些仅是内部接收器。 您可能需要在 RGMII TX 路径上添加外部终端 (TX_CLK、TX_D0/1/2/3、TX_CTRL、...)

此致、

Shane