器件型号: DS90UB954-Q1
尊敬的团队:
代表我们的客户发帖。
UB954A 数据表中提供了一个数据表、该数据表支持重复使用 MIPI 进行并行处理。 对于并行处理、我们计划使用以下架构。
计划 A:

所以我们有几个与相同内容相关的问题。
1.上图是否会产生任何 I2C 冲突? 可以使用寄存器设置来分配 I2C 地址。 如果是、请建议可能的值。 此外、请通过硬件设置建议可能的 I2C 地址。
2.中间 Deser-Ser 在 MIPI 路径中引入了多长时间的延迟?
3.是否可以使用 MCU 来配置中间 Deser-Ser 芯片组的寄存器、而不是根据 SOC1/SOC2 来配置?
计划 B:
我们还准备了另一种架构、无需将 MCU 用于寄存器配置。 请参阅下面随附的第二个图。

这里也有前面提到的类似问题。
1.上图是否会产生任何 I2C 冲突? 可以使用寄存器设置来分配 I2C 地址。 如果是、请建议可能的值。 此外、请通过硬件设置建议可能的 I2C 地址。
2.中间 Deser-Ser 在 MIPI 路径中引入了多长时间的延迟?
3.您能否通过避免可能的寄存器冲突(如果有)、为串行器和解串器建议一个寄存器配置序列
您能否回顾一下架构、让我们知道建议的设计是否按预期工作、或者是否需要进行任何其他更改? 非常感谢您在此架构审查阶段提供的意见。 另外、请对我们提出的问题作出答复。
此致、
Danilo






