[参考译文] DP83826I：具有 EtherCAT 和 MI 链路检测功能的 DP83826 (a) I

您好,我也在与 ETG 联系.

我从 ETG 获得以下信息：

尊敬的 Donner 先生：

我已经向开发人员阐明了 EtherCAT IP 核心版本 3 中函数的确切背景、以及在 PHY 选择指南中进行注释的原因。

EtherCAT IP Core V3.0.10 将 0x0000（端口 0）或 0x0400（端口 1-3）写入寄存器 9。

从 EtherCAT IP 内核 V4.0.0 开始、ESC 仅写入千兆位 PHY 的寄存器 9。

所有 16 位始终都被写入。

数据表中的注释源自 TI TLK1xx PHY 的相关经验、后者随后将无法正常工作。

这些 PHY 具有默认设置为 1 的未记录的可写位。

该注释随后扩展到使用寄存器 9 但没有标准分配的所有 PHY、​​例如 DP83826。

根据数据表、DP83826 应使用值​​0x0000 和 0x0400 正常工作。 不过、写入了一个保留位（数据表指出的位 10 不应可写）、并且清除了位 5（稳健的自动 MDIX）。 不过、这应该是可以接受的。

但是、我们无法发布这种配置、因为数据表可能不完整（根据我们在上述 TI TLK1xx PHY 的经验等）。

另一方面、只需在 DP83826 等 100Mbit PHY 上禁用 MI 链路检测和配置、此功能的主要目的是防止与千兆位 PHY 建立 1000Mbit 链路。

我希望这回答了有关影响的问题–我们不能排除交互、包括可能未记录的位导致的交互。

然而、我们不能排除其他可能性。 由于 100Mbit PHY 的运行并不严格要求使用该功能、因此我们建议禁用 MI 链路检测和配置。

因此、 DP83826 寄存器中唯一 设置为 1 的位（不是 A）是位 10、它是只读的。

此人n´t 也说过任何关于知识产权核心的阅读行为。

n´t、写入 IP Core（V3.xx 激活的 MI 链路检测）时、您需要更改此寄存器中的任何内容。 您同意吗？


此致
Thomas Donner

因为旧的 PHY-IC 最后可采购期限、我们不得不重新设计 2 块 PCB。
在这两个平台上、我们提供了 3 种不同的以太网协议。 协议的取消由用户加载的固件完成。

如果在平台中进行较大的硬件更改（可能是 PIN 更改）、我们可以防止用户在平台中加载错误的固件。
我们努力生成新的固件构建目标并支持它们多年（旧版本和新版本* protocolls 数量）

n´tn´t 在设计中没有通过更改 PHY 进行任何引脚更改、两个 protocoll 栈已经知道 DP83826、因此这个寄存器问题可能是我们不得不或不需要在未来 10 年内生成或不生成 3 个新的固件目标并支持它们的唯一原因。

这就是为什么我为信息而斗争。

此致

Thomas

感谢 Thomas 的背景。

如果您对此器件有任何疑问 、或者在系统中设计 DP83826 (a) 时需要帮助、请告诉我。

此致、

Shane