[参考译文] DS92LV2412：DS90C124 的 DS92LV2412 兼容性模式

您好、Eric、

感谢您问这个问题。 只需澄清一下，兼容模式会是这样的 — 例如，DS92LV211 串行器与 DS90C124 解串器配对、或 DS90C241 串行器与 DS92LV2412 配对。 此处列出了兼容器件（抱歉，表 10 上有一个拼写错误）。  

您能否解释一下什么是 SFP 以及您的预期用例（显示规格，soc 输出等）？ 很高兴帮助您找到适合您的用例的解决方案。  

BR、

以斯帖

SFP 是一种 1.25GB 的光学模块。 这就是设置最大比特率。 用例是 24 位原始并行总线到串行->光学->串行到 24 位原始并行总线。

目标是以<=1.25GB 的比特率通过光纤发送 24 位有效载荷。 有效载荷的一部分是需要时钟频率为 25MHz 倍数的 MII 数据。

我目前使用 25MHz 的 DS90Cx 器件的链路正常工作、但这只会产生~600MB 的比特率、并在 1.25GB 光学收发器的巨大潜力上浪费大量时间。 由于时钟需要是 25MHz 的倍数、因此我想达到 50MHz。 DS90Cx 的选配器/选配器对 35MHz 只有好处、所以我希望转换到 DS92LV241x 选配器/选配器。 不过、包括控制位、总帧为 28 位、这使得位速率为 1.4GB。 对于光学模块来说过快。

我误读了 DS90Cx 数据表、错误地认为总帧为 24 位。 因此、我希望 DS92LV241x 的“DS90Cx 兼容模式“忽略 3 个控制位、总帧为 24 位。

但是、这一切都不正确、因为 DS90Cx 器件也在 24 位有效载荷中添加了控制位、因此我当前工作链路的比特率实际上为~700MB。

最后、DS90Cx 或 DS92LV241x 器件无法实现我的目标。 DS90Cx 不会执行 50MHz、DS92LV241x 超过 50MHz 下的最大比特率。

我已经决定使用 Lattice FPGA 与内置的 ser/deser ,所以我可以定义并行总线宽度。 这样、我就可以在 50MHz 下运行并调整并行总线宽度、以尽可能提高 1.25GB 光纤收发器。 这在 24 位的固定并行总线宽度（+个控制位）下无法实现。

谢谢你