This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UH947-Q1:DS90UH947-Q1

Guru**** 2824385 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1623334/ds90uh947-q1-ds90uh947-q1

器件型号: DS90UH947-Q1

音频正在 通过 DS90UH947 和 948 传输、音频格式为 TDM 4*4、FS 频率为 48kHz。

请检查所附的电路图、查看是否有任何问题。
TX.pdfRX.pdf
另外、如果未传输视频、是否只能传输音频? 请确认。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    丁国涛

    我们会为您检查这些原理图。 请求您对申请进行澄清:

    另外、如果未传输视频、是否只能传输音频? 请确认。  [/报价]

    您的意思是、如果 SoC 未发送视频数据、但音频仍在发送到 I2S 引脚?

    I2S 是正向通道传输帧的一部分、因此如果禁用正向通道、则音频传输将不会到达 DES。 但是、如果正向通道未被禁用、并且视频只是填充(黑屏,黑屏/空数据)、则 FC 仍可以仅发送空视频帧即可处于活动状态、并且仍然可以发送其他信号。

    请告诉我这一理解是否正确。

    此致、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如电路图所示、我尚未连接用于传输视频的硬件。 是否只能传输这样的音频? 我是否可以启用与视频相关的寄存器? 请帮助我确认。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    我会在内部仔细检查您的特定问题:是否可以在没有传入视频的情况下将 I2S 数据传递到 948 的前转帧上。 感谢您的耐心。

    此致、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    在 94x 中、由于 I2S 通过 FC GPIO 帧传输、因此无需视频。 但是、驱动链路的正向通道可能仍需要内部 CLK 或外部时钟。

    是否有用于驱动 947 侧的时钟?

    在没有 PCLK 的情况下、器件将自动配置为内部 OSC(可以检查寄存器 0x03[1]是否启用,以确保发生这种情况)。

    这可以驱动 GPIO、I2S 和 I2C 的正向通道帧。 如果您有任何其他问题、敬请告知。

    此致、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ご丁寧にご回答いただきありがとうございます。ご回答の通り、947と948は外部クロックやビデオ信号をキャリアとして依存することなく、オーディオおよびI2C信号を伝送することが可能です。それでは、お手数ですが947と948の回路図が正しいかどうかをご確認いただけますでしょうか。947と948の回路図は最初のメールに添付しました。問題があれば、早めにご連絡ください。よろしくお願いします。μ s

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    我将在内部查看这些电路、并确定配置是否存在任何问题。 感谢您的耐心。

    此致、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    虽然器件可以默认为内部时钟以驱动 FPD-Link、但唯一的问题是 CLK 的稳定性。 由于时钟仅用于内置自检目的、因此它可能具有+/–10%或更高的差异。 如果您认为这是传输问题、请告诉我。

    此致、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ご回答ありがとうございます。内部CLKの発振周波数はいくつですか。私の音声伝送周波数はΩ 6.144MHzですが、±%の偏差がある場合、影響を受けますか。Ω

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    内部 CLK 频率由寄存器 0x14[2:1]确定、具体来说:

    当 PCLK 不存在且 0x03[2]=1 时、功能模式下的 OSC 时钟频率。

    00:50MHz 振荡器

    01:50MHz 振荡器

    10:100MHz 振荡器

    11:25MHz 振荡器

    由于频率变化、我不确定信号质量是否会受到影响、我需要更多时间在内部进行研究。

    谢谢、

    Miguel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    そちらで上記のアプリケーションの回路図の確認はどのようになっていますか、問題はありますか。返信をお願いします。μ s

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的国道:

    从原理图中可以看出、如果使用内部时钟输出而不是来自 LVDS 输入的基准时钟、则理论上可以实现该配置。 但是、此配置未经过验证、因为这不是器件考虑的用例之一、因此除非具有给定的 CLK、否则不能验证 I2S 音频是否不受影响。

    除此之外、不存在任何其他违反器件配置的情况。

    如果您有任何其他问题、敬请告知。

    此致、

    Miguel