Other Parts Discussed in Thread: SN65DPHY440SS
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： SN65DPHY440SS
您好的团队、
客户有几个问题 SN65DPHY440SS 。 希望您能有所帮助。 谢谢！
1.仿真模型澄清 (S 参数与 IBIS-AMI)
TI.com 提供 S 参数模型 (.s4p) 而不是传统的 IBIS 或 IBIS-AMI 模型。
TI.com 提供 S 参数模型 (.s4p) 而不是传统的 IBIS 或 IBIS-AMI 模型。
- 作为有源器件（重定时器）、我们通常期望在串行器/解串器类型仿真中使用 IBIS-AMI 模型来考虑非线性行为和时钟恢复。
- S 参数通常被视为无源模型。 我们如何执行可靠的系统级信号完整性 (SI) 仿真（例如，在中） ADS、Sigrity 或 HyperLynx ) 是否仅使用有源重定时器的 S 参数？
- 该模型是否准确反映了内部增益、均衡和转接驱动特性、或者是否有可用于有源仿真的隐藏/独立模型？
2.完整 EQ 增益曲线请求
数据表仅列出了特定频率点的 EQ 增益值： 500MHz 和 750MHz 。
数据表仅列出了特定频率点的 EQ 增益值： 500MHz 和 750MHz 。
- TI 可以提供吗 完整的 EQ 频率响应曲线 显示了整个频谱范围内的增益？
- 具体来说、较低频率下的预期 EQ 增益是多少、例如 250MHz (500Mbps) ？ 我们需要这些数据来评估信号过均衡的风险。
3.链路插入损耗 (IL) 预算计算
根据数据表、750MHz 时的最大 EQ 增益 (1.5Gbps) 为 5db 。 根据 MIPI 规范、此频率下允许的插入损耗为 2dB 。
根据数据表、750MHz 时的最大 EQ 增益 (1.5Gbps) 为 5db 。 根据 MIPI 规范、此频率下允许的插入损耗为 2dB 。
- 假设支持的总链路插入损耗大致正确 5dB (EQ)+ 2dB（规格）= 7dB ？
- 我们可以使用这个 7dB 是我们总 PCB 布线和连接器损耗预算的硬限制吗？ 如果没有、那么计算该芯片可以补偿的最大通道损耗的推荐方法是什么？
此致、
Rayna
