[参考译文] TMDS1204：HDMI 2.1 FRL 模式

您好、

如果这是接收端设计、则将使 LINEAR_EN 引脚悬空、以启用 TMDS1204 进入线性模式。  

然后、您可以转动 EQ0/EQ1 以查看显示器上是否有输出。  

谢谢

David

您好、David：

请注意、在该模式下、模式引脚会被上拉。
此外、还请建议使用 EQ0 和 EQ1 设置来实现高 EQ 增益。

此致、
Irfan

Irfan

通过 MODE 引脚上拉、TMDS1204 处于引脚搭接模式、具有灵活的接收器均衡器、不支持扇出缓冲器。  这是源端还是接收端设计？ 如果是源端设计、那么我建议使用固定均衡器、并且 EQ0/1 需要根据前置通道插入损耗进行调优。  

您能否分享原理图进行审阅？

谢谢

David

您好、David：

请查看随附的原理图以供参考。
此外、您能否分享根据 HDMI 2.1 要求实现 HDMI 2.1 引脚搭接设置的任何参考。
我们目前正在调试从监控器到 TX (Source)。
如何计算前置通道插入损耗。

e2e.ti.com/.../DESIGN2.pdf

此致、
Irfan

Irfan

查看原理图、您是如何实现 DDC 总线的？  TMDS1204 在 DDC LV 引脚上集成了上拉至 VIO 的功能。 因此、TMDS1204 的 DDC LV 引脚之间不应存在外部上拉电阻。

谢谢

David

David、

我已经测试了它、移除了我在外部提供的 DDC PU。
这对 HDMI 2.1 操作有何影响？  
如何计算前置通道插入损耗。

此致、
Irfan

Irfan

DDC 上的 PU 将影响 TMDS 和 FRL。 LV_DDC 上有内部下拉电阻、除非 LV 电压低于 VILC、否则不会启用 LV 侧下拉电阻。 如果具有外部上拉电阻、则会阻止 LV 侧下拉被启用。  

有关前置通道插入损耗的粗略计算、请访问以下链接： https://www.edn.com/loss-in-a-channel-rule-of-thumb-9/

谢谢
David  

David、

移除 DDC 线路上的 PU 不会产生任何影响、输出仍然相同（无输出）
是否有任何方法可以确认重定时器作为 TMDS 或 FRL 模式工作。

原理图中是否正确设置了引脚配置 (strap)？
同样对于 HDMI2.1 FRL TX、AC_EN 引脚应为低电平或高电平。
有多种 EQ 设置、建议如何调整 TX 的 EQ0/1。

此致、
Irfan

Irfan

在 I2C 模式下、您可以读取 TMDS1204 寄存器 0x20 和 0x31。 以下是 FRL 和 TMDS 的确定方式。

如果 TMDS1204 TX 输出是直流耦合、则需要将 AC_EN 拉至接地。 如果 TMDS1204 TX 输出是交流耦合的、则需要上拉 AC_EN。

您是否能够使 TMDS 在您的设计中正常工作？

谢谢
David

David、

我们测试了 TMDS、它运行正常、问题是当我们运行 FRL 4 通道@ 8Gbps 时、视频锁定信号处于活动状态、但看不到数据输出。
此外、如果需要、请为我们提供 EQ 设置建议。

如果上拉线性 EN 引脚、则将对 FRL 线性启用、对 TMDS 启用线性限制、

此致、
Irfan

Irfan

如果您看不到输出、则调整 EQ 将不起作用。 我们需要了解为什么没有输出。  

下面是 TMDS1204 电源条件、我重点介绍了正常条件、我们是否满足这些条件？

是否可以将 TMDS1204 置于 I2C 模式并使用 I2C 寄存器调试此问题？

谢谢
David

David、

都符合电源条件。 我们能够看到 TMDS 输出、但不是 FRL。
我们怀疑第 4 车道没有链路。
您能否确认此重定时器已在任何 HDMI2.1 设计中得到验证
由于此重定时器没有可用的驱动器、因此我们无法将其置于 I2C 模式并调试问题。

此致、
Irfan

Irfan

TMDS1204 已在 AMD VEK280 EVM ( https://docs.amd.com/r/en-US/ug1612-vek280-eval-bd) 上进行了验证。   

即使没有驱动程序、您也可以使用 I2C 控制器（例如 Total Phase Aardvark I2C 适配器） https://www.totalphase.com/products/aardvark-i2cspi/ 来读取和写入 TMDS1204 寄存器。  

或者、是否可以在 3 个通道上执行 FRL 3G、在 3 个通道上执行 6G？ 这将绕过通道 4 并验证三通道 FRL 首先工作。

谢谢

David

David、

我们在 3 个通道上测试了 FRL 3G、在 3 个通道上测试了 6G、但监控器上仍然没有输出。

此致、
Irfan

Irfan

您能否分享展示从 TMDS1204 输出到 HDMI 插座连接的原理图？  

您是否有办法从 FPGA 日志文件中读出 FGPA 和显示器之间的整个 DDC 事务？

谢谢

David

您好、David：

请查找从 TMDS1204 的输出到连接器的 TX（源）的附加原理图。
e2e.ti.com/.../1055.DESIGN1.pdf

我还将 FPGA 之间事务的日志附加到监控器。
e2e.ti.com/.../hdmi_2D00_log_2D00_tx.txt

此致、
Irfan

Irfan

看起来设计中的 ESD 的线路电容为 0.35pF、这个电容过大会降低信号质量。 如果您查看其数据表、您可以看到它只在 HDMI1.4 3.4Gbps 时显示了眼图、而不是为 HDMI2.0 或 HDMI2.1 提供任何数据。 我建议使用线路电容较低的 ESD。

由于这是 TX 侧、DDC 上的上拉电阻为 2k、47k 用于接收端。

现在、我想我们需要看看这两件事：

1. DDC 总线通信, TX 上的 FPGA 日志文件显示链路训练以 8Gbps 的速率通过,但信号完整性可能会很差,一旦视频启动,显示器就很难锁定。 对于 DDC 总线通信探测、您可以使用 Saleae I2C 分析仪。

2、FRL 信号质量,您将需要一个高 BW 示波器来测量其信号质量。

谢谢

David