[参考译文] TMDS1204：HDMI 2.0 TX 原理图审阅和设计验证申请

您好、Milan、  

以下是我的评论:
1.请在布局中共同放置 0 欧姆电阻器和共模扼流圈:

2. CMC 截止频率太低 (GHz)。 我们建议截止频率是数据通道奈奎斯特频率的三倍、因此是 9GHz。  

3.用于 HDMI 的 ESD 二极管可能具有过高的钳位电压 (8.8V) 使我们的器件无法承受 ESD 事件。 请参考诸如 PUSB3FR4Z 之类的 ESD 二极管、以获取较低钳位电压的 ESD 二极管。  

此致、
j

您好：

感谢您的快速答复。  

第 1 点和第 2 点对我没有明确的理解。

您建议的原理图级别更改吗？ 如果是、请准确分享我必须更改的内容以及电路的其余部分的情况？

一切看起来都好吗？

您好、Milan、  

第 1 点是布局。 我们通常建议客户在布局中共同布局 CMC 的焊盘和 0 欧姆电阻器、以便在需要时使用 0 欧姆电阻器替换 CMC。 这是因为 CMC 可能会影响 HDMI 的信号完整性。  

第 2 点不是针对原理图更改、而是针对 BOM 更改。 该原理图中使用的 CMC 具有低截止频率、我们建议客户使用具有更高截止频率 (HDMI 2.0 为 9GHz) 的 CMC。  

否则、原理图本身看起来很好（第 3 点除外）。  

此致、
j

您好、

第 1 点 目前、我们已经发布了用于原型的设计。 所以这种意见是不能补充的。

第 2/3 点 我们在评估板原理图 ( SLLU341 )。

那么、对于原型设计、您是否可以这样做？根据我的原理图设计、您是否真的认为它适用于 12G？

此致、

米兰

您好、Milan、  

CMC 和 ESD 二极管都应该正常。 这更多是基于我们过去的经验为我们的客户提供的建议。 我预计不会出现任何功能问题。  

此致、

j

您好、

我们已经收到原型板和 HDMI TX 上的传导测试。 但是、它没有按预期发挥作用。 显示器无法检测到 HDMI TX 信号。

请建议我们执行后续步骤或执行任何检查来解决此问题。

我们正在等待您的回复。

谢谢、

米兰

您好、Milan、  

您是否尝试过不同的显示器和电缆？
此外、您能否探测 HPD 信号以确保其为高电平、然后查看高压侧和低压侧是否有任何 DDC 缓冲器活动？

此致、
j

您好、

我使用两台不同的显示器和两根不同的电缆进行了测试。

HPD 信号如下：

• HPD 输入：高电平

• HPD 输出：高电平

我尚未检查 DDC 活动。 您能否说明一下 DDC 线路上需要验证的确切内容以及这些引脚上预期有什么行为？

我们目前正在使用 strap 配置模式、您认为这可能会导致任何问题吗？我们遗漏了什么？

此外、我们还会以 6G 数据速率运行。 根据此配置、您是否发现任何潜在问题？

此外、我们计划切换到 I2C 模式。 您能否提供需要配置的寄存器列表？

谢谢、
米兰

您好、Milan、  

您能否说明 DDC 线路上究竟需要验证哪些内容以及这些引脚上预计会出现什么行为？

我们预计在插入 HDMI 电缆后会看到总线活动。 如果没有总线活动、则不会显示。  

是 TMDS 6G 还是 FRL？  

您可以考虑增加 EQ 设置并更改为线性模式、而不是限幅模式。  

我建议查看 数据表中的 7.4.1.1 部分以获取 i2c 配置指南。  

此致、
j

您好、

我尚未为 TMDS 或 FRL 配置任何特定设置、因为我当前使用的是 HDMI 2.0。 是否需要为此设置任何内容？ 我们之前已经与您分享了原理图—您能回顾一下并提供我们错过了哪些更改的建议吗？ HDMI 2.0 需要什么设置？

此外、在线性模式下运行需要进行哪些更改？ 我的理解是、它应该在有限模式下工作、您能否确认？

您好、

我们有两个问题、敬请您给予指导：

1. HDMI 分辨率不匹配
   我们目前正在接收的 HDMI 视频分辨率为 1922x1080p @ 59Hz 、而提供的输入为 1920x1080p @ 60Hz 。
   在中配置 IC 时、会观察到此行为 搭接模式 、并且由于这种不匹配、不能在所有显示器上检测到输出。

请确认：

• 为什么会发生该分辨率/时序不匹配？
• 这可能是由于配置不正确还是内部调节导致的？
• 我们如何确保在所有监控器上进行正确检测？

2. I2C 模式问题
   产生电压 I2C 模式 、我们没有收到 IC 的任何响应。

• MODE 引脚保持悬空、以便选择 I2C。
• 配置的 I2C 地址为 0x5D 的地址 （根据 ADDR 引脚配置）。

请告知：

• I2C 模式是否需要任何其他硬件配置（例如引脚状态）？
• 是否应显式驱动 MODE 引脚而不是保持悬空？
• 切换到 I2C 模式后需要任何初始化序列？

我们感谢您在这两个问题上提供指导。

谢谢你。

此致、
米兰

米兰

DDC 总线使用 I2C 协议。 当显示器插入 HDMI 插座时、电源使用 DDC 总线读取显示器供应商/型号 ID、支持的分辨率等 当在 HDMI1.4 和 HDMI2.0 之间切换时、源端还使用 DDC 与监视器进行通信。 TMDS1204 使用其 LV_DDC_SDA/SCL 来监测此总线、并在 HDMI1.4 和 2.0 之间自动配置自身。 您可以使用 I2C 解码器或分析器来读取 DDC 通信。 查看原理图时、我注意到 LV_DDC_SDA/SCL 上有上拉电阻、如下所示。 请移除 R38 和 R39、因为 TMDS1204 具有内部上拉电阻器。  

TMDS1204 作为转接驱动器、没有分辨率概念、因此、当您说“我们目前正在以的分辨率接收 HDMI 视频  1922x1080p @ 59Hz 、而提供的输入为  1920x1080p @ 60Hz 在中配置了 IC 时、会观察到此行为  搭接模式 、由于这种不匹配、不能在所有显示器上检测到输出“、这意味着什么？  

设计本身与 HDMI 插座直流耦合。 但 AC_EN 引脚被拉高、以实现交流耦合输出。 则需要将其拉低、以实现直流耦合输出。

在 I2C 模式下、需要将 MODE 引脚悬空。 但是在切换到 I2C 模式之前、我们是否可以一直处于引脚搭接模式、并首先修改 DDC 和 AC_EN 引脚？

谢谢

David

您好、

您建议进行两项硬件更改：

1. 移除 LV I²C 上拉电阻器。
   注意：我们目前不在 DDC I²C 线路上执行任何操作、而是将它们直接连接到源。

2. 将 AC_EN 引脚设置为低电平。

这些更改是否可以解决该问题？

如果问题仍然存在、那么在 I²C 模式下应采取哪些后续步骤？ 请使用所需的设置建议这些选项。  

此外、我想提一下、在自举模式下、我们能够通过 HDMI 接收视频。 但是、当我们以相同的分辨率略微提高数据速率时、便不再能检测到 HDMI 信号。 我们是否需要更新 strap 配置设置以支持更高的数据速率？

谢谢。

米兰

AC_EN 会影响主链路信号、因此我要确保 AC_EN 在引脚配置 (strap) 模式下被拉至低电平。  

如果我们首先查看主链路信号质量、那么我也会将 CTLEMAP_SEL 更改为“F"。“。

然后、您可以调优 EQ0 和 EQ1、以帮助补偿 TMDS1204 输入的信号质量。

由于 TMDS1204 配置为限幅转接驱动器、因此您还可以调优 TXSWG 和 TXPRE 以补偿 TMDS1204 输出端的信号质量。 如果您有一个可以测量输出信号的高速示波器、那么这在调优 RX EQ0/EQ1 和 TXSWG 和 TXPRE 时将非常有用。

对于 I2C 配置、我将按照第 7.4.1.1 节中的示例进行操作、其中 DDC 监控已禁用且 DDC 缓冲器已禁用作为起点。 请确保在写入后读回寄存器、以确保 I2C 读取/写入正常工作。

谢谢

David

您好、

我将在您建议的自举模式下测试所有选项、看看会发生什么情况。

在 μ I²C 模式下、我们无法执行写入和读取操作。 我们使用 Aardvark 时尝试读取 ID、但没有什么反应。

您 I²C 建议是否缺少任何硬件配置、或者是否需要将其调整为 n ü r？

我们离得太近了,只是缺少一些东西……！

谢谢、

米兰

米兰

在 ADDR 上设置 20k 下拉时、地址将设置为 0x5D。 在 MODE 引脚悬空的情况下、这将在 I2C 模式下启用 TMDS1204。  

您能否用 4.7k 组装 R31 和 R32 并禁用 Aardvark 控制器中的 I2C 上拉？  

您也可以将 R52 替换为 1k、并尝试使用 I2C 地址 0x5E、它是否起作用？

谢谢

David

您好、David：

我们已经尝试了您给出的 I2C 模式下的所有可用选项、但我们仍然无法从 IC 获得响应。 我们正在尝试使用 Aardvark 读取 ID、但没有得到。 您能帮助我们了解导致此问题的原因吗？

然后、我们将重点转移到了配置 (strap) 模式并应用了您建议的配置。 然而、我们仍然没有达到预期的更高分辨率。 我们观察到的 TMDS 分辨率为 1922×1080、而不是 1920×1080。

此外、在 HDMI 2.0 模式下：

• 当我们从 FPGA 提供 1080p 8 位输入时、它工作正常。
• 但是、当我们提供 1080p 10 位输入时、监视器不会检测到任何信号。

您能否告知可能出了什么问题、或建议采取进一步的步骤来进行调试？

此致、

米兰

米兰

TMDS1204 不会影响分辨率。 如果您发送的是 1920x1080 分辨率、那么您将获得 1920x1080 分辨率。  

对于 1080p 8 位至 1080p 10 位、这仍然低于 HDMI2.0 数据速率 (3.4Gbps <=数据速率< 6Gbps)、因此我不知道您在 HDMI2.0 模式下的意思是什么。 但是、如果我们需要在 HDMI2.0 模式下工作、那么我们需要确保 TMDS1204 DDC 正常工作、以便 TMDS1204 可以在引脚搭接模式下自动在 HDMI1.4 和 2.0 之间切换。 在 I2C 模式下、您可以选择让 TMDS1204 根据 DDC 监控自动配置自身（与引脚搭接模式相同）、或手动写入寄存器 0x20 以在 HDMI1.4 和 2.0 之间配置 TMDS1204。 同样、TMDS1204 没有 8 位或 10 位的概念、因此我想知道监控器是否可以支持 10 位？

对于 I2C 访问、一旦 MODE 引脚悬空且地址正确、您应该能够读取/写入 TMDS1204 寄存器。 读取 TMDS1204 寄存器时、您能否分享 Aardvark I2C 控制器软件的屏幕截图？

谢谢

David

您好、David：

DDC 正常工作意味着什么？

目前、我们没有主动驱动或配置 DDC I²C 引脚、它们仅连接到 FPGA 组。 您能否确认我们是否需要任何其他配置或处理？

另外、您能建议我们如何验证 DDC 是否正常运行吗？

请告诉我们是否需要我们方面采取任何具体步骤或行动。

明天、我将分享 Aardwark 中 I2C 模式配置的屏幕截图。

谢谢、

米兰

米兰

下面是 DDC 总线的简要方框图。

源 (FPGA) 和 监控器 使用 I2C 协议通过 DDC 总线相互交换信息。 其主要目的是允许 显示器 使用 EDID（扩展显示标识数据）来传达其功能、例如分辨率、刷新率和颜色格式。 除了 EDID 之外、 HDMI1.4 和 HDMI2.0 之间还有用于 TMDS 配置的 SCDC 寄存器地址偏移 0x20。  

您好、David：

我们能够在两种配置模式 (strap 和 I2C) 下使视频处理高达 6G 的问题。

但是、当我们尝试更高的数据速率 (8G、10G 和 12G) 时、显示器不会检测到任何信号。

您能否帮助我们尽快解决此问题？

此外、我们注意到、在您的 EVM 中、所有通道连接都已交换、包括 P 线和 N 线。 您能解释一下为什么需要这样做吗？

交换引脚需要研究任何其他文档？

谢谢你。

您好、

该 EVM 旨在适应 TDP1204 和 TMDS1204。 如果您比较两者之间的引脚排列、则会在两者之间交换通道顺序。 通过 EVM 设计遵循 TDP1204 引脚排列、当涉及到 TDP1204 时、我们基本上使用其交换功能、如下所示。

如何让 6G 在引脚配置 (strap) 和 I2C 模式下工作？ 对于 8G、10G 和 12G、我假设这些是 HDMI FRL。 如果您读取 TMDS1204 寄存器 0x31、您是否会看到 FRL_RATE 设置正确？

谢谢

David

您好、David：

问题是由于我们这边的引脚排列错误导致的、如之前共享的原理图中所示、我们建立了不正确的连接。

根据参考原理图、我们使用了交换功能来实现所需的引脚排列。 请参阅随附的图像、了解计划在下一个电路板版本中进行的最终连接。 请您确认一下是否正确？

有了这个更新的连接,我们仍然需要使用交换功能,还是直接（直接）连接工作?

此外、在参考原理图中、P 和 N 极性似乎互换了。 您能否确认这是否可以接受？

我们还有关于数据速率支持的问题：
为了获得更高的数据速率、我们是否可以在 HDMI 2.0 的 TMDS 模式下运行、或者该芯片是否仅在 FRL 模式下限制为更高的数据速率（例如 12G）？

我们的要求是在 TMDS 模式下实现更高的数据速率、这是我们选择该芯片的原因之一。 请告诉我们这是否可行。

谢谢。此致、
米兰

米兰

TMDS1204 向后兼容 HDMI1.4b 和 HDMI2.0b。  

由于它是转接驱动器、因此只要输入和输出之间的极性匹配、就可以交换极性。  

TMDS1204 实施了扇出缓冲器功能、以支持 HDMI 时钟和数据在单独路径上的应用、通常这是在具有 FGPA 的 RX 设计中实现的。 但在您的用例中、哪一款是 HDMI2.1 TX 设计、为什么要使用 TMDS1204、而不是 TDP1204？ 我还建议将 TDP2004 用于交流耦合源侧设计、因为与 TMDS1204 相比、其 24Gbps 的数据速率可提供更大的裕度。

谢谢

David

David、  

您认为 HDMI2.0 源端 应用 TMDS1204 不适用于高于 6G 的更高数据速率吗？

您会为我的应用推荐 TDP1204 芯片吗？

是否直接替换？

您好、

TMDS1204 可支持超过 6G 的更高数据速率。 但是、如果您不打算使用其扇出缓冲器功能、为什么不使用 TDP1204？ 对于 TX 端设计、我认为 TDP1204 是更合适的选择。

如果您需要更大的裕度、也可以使用 TDP2004。  

谢谢

David

您好、

我一定会在下一版本的设计中使用 TDP1204 芯片。

现在、为了验证硬件和整体概念、我需要使用现有的硬件。

那么、您能告诉我如何使用扇出缓冲器实现更高的数据速率吗？ 它将在自举或 I2C 模式下使用、工作原理是什么？

您好、

根据您的设计、我认为不需要扇出缓冲器来实现更高的数据速率。

以下是手动将 TMDS1204 配置到 HDMI2.1Gbps FRL 4 通道的 I2C 代码示例。

在数据速率更高或 HDMI2.1 FRL 的情况下、源端和监视器需要使用 DDC 总线进行链路训练。 您知道这是否成功吗？

谢谢

David

您好、David：

我之前查看了 TI 文档 TDP1204 (TDP1204、TDP1204 从 HDMI2.0 迁移到 HDMI2.1“）、其中提到 HDMI 2.0 仅支持 8 位颜色、而我们以 10 位或 12 位颜色为目标。 基于此、我们是否需要使用 HDMI 2.1？

谢谢。

您好、

正确、对于 4K@60Hz 8 位分辨率、总带宽为每通道 17.82Gbps 至 5.94Gbps、这是最大 HDMI2.0 数据速率。  使用 10 位时、总带宽在最大 HDMI2.0 数据速率之外从 17.82 * 30（10 位色深）/24（8 位色深）= 22.275Gbps 变化、因此您必须使用 HDMI2.1。

谢谢

David

您好、

这适用于 4K@60Hz、但如果我们使用 1080p60hz、则该视频应适用于 HDMI2.0。 TMDS1204。

米兰

您的理解是正确的。 从带宽角度来看、8 位和 10 位时的 1080[@60Hz 都将在 HDMI1.4 上运行。  

谢谢

David

您好、

在我的例子中、在相同的硬件下、我们没有获得 1080p60hz 10 位。

您能告诉我我们遗漏了什么吗？

谢谢

米兰

显示器是否支持 10 位分辨率？ 从 TMDS1204 的角度来看、它对 8 位和 10 位无关紧要。 DDC 通信也应在 8 位和 10 位之间保持不变、并保持在 HDMI1.4。  

谢谢

David