[参考译文] DP83848K：以太网 PHY 复位问题

嗨、Jomon、

前期、DP83848 是一款较旧的器件、仅支持现有文档。 如果仍有切换到较新器件的选项、我建议使用 DP83826A。 DP83826A 的功能与 DP83848 类似、完全受支持。 现在、要解决该问题：

1.在初始化成功的情况下、寄存器访问是否起作用？  

2.通过“启动“,您指的是硬件重置还是电路板的下电上电?

3. X1 在通电时稳定吗? 上电时序图表明上电时有一个稳定的时钟：

此致、

Shane

您好、

在初始化成功的情况下、寄存器访问是否起作用？  
    在同一电路板上、初始化成功时、寄存器访问工作。 我们已经使用 U-Boot MII 命令对此进行了验证。 但是、在同一电路板上、初始化失败时它不起作用。

通过“引导“、您是指电路板的硬件复位还是下电上电？
   也就是下电上电

X1 在上电时是否稳定？ 上电时序图表明上电时有一个稳定的时钟：
   从 DSO 分析中可以看出它是稳定的。 作为一个实验、我们尝试从 PHY 断开 50MHz 时钟线、但如果 MDIO 通信处于良好状态、我们仍然能够访问该通信。

嗨、Jomon、

在失败状态下、DP83848 是否仍然能够在 MDI 上建立链路？ 由于没有寄存器访问权限、因此您可能需要检查 LED_LINK 以进行此检查。

您是否看到电源序列在合格状态与失败状态方面有任何差异？

我们尝试了从 PHY 断开 50MHz 时钟线、但如果 MDIO 通信处于良好状态、我们仍然可以访问该通信。

为了进行确认、您能够断开 PHY 的 X1 输入、它仍然会在某些上电时响应？ 我将仔细检查该时钟是在上电时提供的、并且始终提供给 PHY。

MDIO 总线上的活动是处于故障状态还是总线处于静默状态？

您是在所有电路板上看到这一点、还是仅在其中一些电路板上看到？

更换 DP83848 PHY 是否会对该行为产生任何影响？

在我提出的问题中、MDIO 通信失败这一事实表明是硬件问题。 由于这取决于下电上电、因此我主要看看 PHY 是如何加电的。

此致、

Shane

您好、

问： 您看到电源序列在合格状态和失败状态方面有任何差异吗？
  否、对于成功案例和失败案例、我们使用相同的电源过程。

问：确认可以断开 PHY 的 X1 输入、它在某些上电时仍会响应？ 我将仔细检查该时钟是在上电时提供的、并且始终提供给 PHY。

   a.是的、根据我们的实验、MDIO/MDC 通信在没有 50MHz 时钟源的情况下工作。 在启动期间不向 PHY 提供时钟、因为它在硬件级别被隔离。

问：MDIO 总线上的活动是否处于故障状态？还是总线处于静默状态？
  a. 我们在复位 PHY 之前观察到 MDC 活动。 在 Linux 代码分析期间、我发现在器件树配置中使用 PHY 级复位方法时、这种行为是正常的。

此外、MDIO 通信是多节点的、主器件在其中与不同的 PHY 器件通信并可以轮询其寄存器、对吗？ 在这种情况下、MDIO 活动是否会影响 PHY 芯片？

问:你是在所有的板上看到这一点,还是只在其中一些板上看到这一点?
  A. 该项目大约在 1.5 年前开始。 在此期间、我们使用了板的开发版本。 许多开发人员都在进行这项工作、在开发阶段定期进行单元测试和系统测试。 然而、我们并没有面对这一特殊问题。 这些电路板仍然正常工作。

现在、我们已转到电路板的量产版本、进行了更改以解决 EMI/EMC 问题。 该问题仅在量产板中出现、并非所有显示该问题的电路板都出现。

您好、

我已经创建了基于 AM623 的主题来讨论该问题。 基于 Linux 的讨论仍在进行中、我在此添加此内容以供参考。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1637182/am623-how-to-change-the-ethernet-phy-reset-sequence-with-cpsw-davinci-mdio-driver