Other Parts Discussed in Thread: AM62A7, SK-AM62P-LP, AM62A7-Q1, AM62P
器件型号： AM62A7-Q1
Thread 中讨论的其他器件： AM62A74、 SK-AM62P-LP 、AM62A7、 AM62P
您好、
我正在将 AM62A74 与 MT35XU02GCBA2G12 配合使用。 问题是：
1) 它是否支持检测并直接在 x8 OSPI 上启动。
2) SK-AM62P-LP 使用 W35N01JWTBAG、从通电开始进行检测和启动是否在 x1 或 x8 SPI 上工作？
谢谢、
Nikunj
你好、Nukunj
感谢您的查询。
1) 它是否支持检测并直接在 x8 OSPI 上启动。
答 1。 我只能访问 MT35XU02GCBA2G12 简要数据表 、我可以从该数据表中看到此 NOR 闪存能够在 8x DDR 模式下引导。
AM62Ax TRM 的“初始化/部分、xSPI 引导及其小节、xSPI 引导加载程序操作“中指定了 AM62A7 ROM 闪存的引导要求
从 AM62A7 ROM 的角度来看、似乎无法在 OSPI 引导模式 (SDR：1S-1S-8S) 下引导此存储器 、但仅在 AM62A7 ROM xSPI（扩展 SPI）DDR 引导模式：8D-8D-8D 中引导。 我需要知道 MT35XU02GCBA2G12 存储器是否在 xSPI 模式下支持 8D-8D-8D 格式、以及支持的 xSPI 读取命令的类型等、以确认 它是否与 SoC ROM 加载程序兼容。
MT35XU02GCBA2G12 数据表中确实规定：
虽然 确认了 xSPI 地址和数据的 8 位大小支持、但我仍然不确定 xSPI 模式下支持的命令大小是否为 8 位 (8D-8D-8D)。
您 愿意吗？请在 E2E 私人聊天中分享完整的文档（如果您一方提供）。
SK-AM62P-LP 使用 W35N01JWTBAG、从通电启动开始在 x1 或 x8 SPI 上工作吗？
A2。 原始 SK-AM62P-LP (\sprr487c\Proc164\2_PROC164E2\1_Schematic\PDF) 使用 NOR 闪存 S28HS512TGABHM010。 根据设计手册、它可以替换为封装兼容的 W35N01JWTBAG 八路串行 NAND 闪存 存储器。 从简要的数据表中可以看出、八通道串行 NAND 闪存 W35N01JWTBAG 能够在标准 x1 和 x8 引导模式下引导。
从 AM62A7 ROM 的角度 来看、 我怀疑 ：
由于 ROM 和 W35N01JWTBAG 之间的存储器 4KB 页读取命令的地址大小不同、因此可能不支持 AM62A7-Q1 ROM 串行 NAND 引导 1s-11-1s 或 1s-1s-8s。 我 需要在内部交叉检查。 我希望我能在 2 天或 3 天内回复您。
感谢您的耐心！
此致
Anastas Yordanov
您好、Anastas、
感谢您的详细答复。 我发现在 Micron 数据表 MT35XU02GCBA2G12 中提到它支持 具有八进制命令的扩展 SPI 协议。
1) MT35XU02GCBA2G12 是否与 AM62A74 配合使用？
2) 使用 TI-SDK、我们最终需要进行哪些更改。 与我的团队成员分开的线程正在进行中：
AM62A7：无法在 SDR 模式下检测 NOR 闪存 x8 OSPI — 处理器论坛-处理器 — TI E2E 支持论坛
谢谢、
Nikunj
你好、Nikunj
如果我的误解来自图片、我想道歉：
我有一个讨论,其中我清楚地知道 “I/O 引脚配置选项“ 选择值: 1 和 2 可能有一个语义（总线宽度+数据传输时的数据速率内存重置） ,这与我最初理解的不同（1 :缺乏对 DDR 模式的支持, 2 :缺乏对 SDR 模式的支持）。
简要文档版本没有完整的说明。 从您的链接主题中 、我了解 MT35XU02GCBA2G12 支持 x8 OSPI SDR、这很好。
我还有一些其他问题：
1) 它是否支持检测并直接在 x8 OSPI 上启动。
q2) 您是否询问有关 AM62A7、AM62P ROM 引导或您的自定义 Linux 引导加载程序引导的信息？
AM62A7、AM62P ROM 加载程序具有传输速度/配置限制。 对于自定义引导加载程序、选择更加宽松。
通过 OSPI 从闪存加载到 OCMRAM 或外部 LPDDRx RAM 存储器的引导映像以及从 RAM 存储器执行的引导加载程序、大多经过测试和建议。
[引述 userid=“627156“ url=“~/support/interface-group/interface/f/interface-forum/1629190/am62a7-q1-ospi-flash-detection-and-bootup/6286559此外、从硬件角度而言、
您能否确认 MT35XU02GCBA2G12 是否与 AM62A74 兼容？ SDK 上的软件更改（具有所需的 xSPI DDR 引导模式：8D-8D-8D）是否可以解决此问题？
MT35XU02GCBA2G12 是否可与 AM62A74 配合使用？
正如我在文章前面所说的、我现在已经了解 MT35XU02GCBA2G12 的默认（存储器复位）传输模式/位宽度 可能是 x8 八通道 DDR。 如果是这种情况、AM62A7 ROM 将无法在 OSPI 引导模式 (1s-1s-8s) 下从它引导。 我需要交叉检查并确认这一点、因为这可能会解释在链接的线程中观察到的错误消息。 除了简要数据表之外、我无法了解存储器默认位宽 DDR 格式是否为 8D-8D-8D 或否
AM62A7 ROM 可以 在 xSPI 引导模式下从 MT35XU02GCBA2G12 NOR 闪存引导、前提是它支持 8D-8D-8D 格式、并且存储器的 8D-8D-8D 通信协议满足以下 AM62A7-Q1 ROM 要求：
即存储器应正确解释读取命令：0x0B 或 0xEE、后跟 4 字节地址。
2) SK-AM62P-LP 使用 W35N01JWTBAG、从通电启动开始在 x1 或 x8 SPI 上运行吗？
在 串行 NAND 引导模式下、应支持从八通道串行 DDR NAND 存储器（如 W35N01JWTBAG）引导 AM62P ROM。 如我所述 AM62Px TRM 中 的“初始化/部分“、“使用 OSPI 控制器引导“部分/“串行 NAND 引导“ ：
基于这样的事实:“SK-AM62P-LP 使用 W35N01JWTBAG NAND 闪存进行引导“我得出结论, 八路串行 NAND 闪存 W35N01JWTBAG 能够从 AM62P ROM 以 x1 SDR (1S-1S-1S) 和 x8 SDR (1S-1S-8s) 两种方式引导。
BOOTMODE[8：7]引脚将定义是否使用 x1 SDR 或 x8 SDR：
下周我将能够跟进我们的 OSPI 硬件和 OSPI Linux 驱动程序专家的最终确认。
感谢您的耐心！
此致
Anastas Yordanov
你好、Nikunj
我要为我的答复中的时间间隔过长而道歉。
[引述 userid=“627156“ url=“~/support/interface-group/interface/f/interface-forum/1629190/am62a7-q1-ospi-flash-detection-and-bootup/6286535TI SDK 版本：
TI-PROCESSOR-SDK-LINUX-edgeai-am62a-EVM-10-01_00_05
您可以参阅另一个正在进行的线程 AM62A7：无法在 SDR 模式下检测 NOR 闪存 x8 OSPI 以 了解更多详细信息。 如果我们的团队对此保持一致并尽早提出解决方案、将会很有帮助。
[quote userid=“627156“ url=“~/support/interface-group/interface/f/interface-forum/1629190/am62a7-q1-ospi-flash-detection-and-bootup/6286559此外、从硬件角度而言、
您能否确认 MT35XU02GCBA2G12 是否与 AM62A74 兼容？ SDK 上的软件更改（具有所需的 xSPI DDR 引导模式：8D-8D-8D）是否可以解决此问题？
[/报价]根据之前文章中的硬件注意事项和常见问题解答摘录： (+)【常见问题解答】Sitara/Jacinto 器件的 OSPI 常见问题解答 — 处理器论坛-处理器 — TI E2E 支持论坛：
我可以假设与 MT35XU512ABA1G12 类似的 NOR 闪存 MT35XU02GCBA2G12在很大程度上与 AM62A7 SoC 兼容。
需要指出的一个主要区别是 C选项、它表示 MT35XU02GCBA2G12 的堆叠式 4 芯片闪存。 MT35XL512ABA1G12-0SIT 为单片（单芯片）。 我不确定这是否会以某种方式增加存储器访问协议/时序的任何变化。
如果 AM62A7 ROM 和 MT35XU02GCBA2G12 应支持 OSPI 引导模式 (SDR 1S-1S-8S)、则强烈建议使用具有硬件复位引脚的封装。 在热复位/重新引导期间激活的硬件复位将使存储器从 4 字节地址模式（通常为 32 位地址涵盖 2Gbit）切换到默认的 3 字节地址模式、这是 ROM 在 OSPI 引导模式下对 NOR 闪存支持的唯一地址模式。 在 xSPI SDR 引导模式下：1S-1S-1S ROM 输出一个 3 字节地址、但在 8D-8D-8D 中、ROM 输出一个 4 字节地址。
我假设您计划仅将一个闪存存储器（仅使用一条 CS 线路）连接到 AM62A7 OSPI 端口。
另请参阅以下主题：
(+) AM2432：询问 AM2432 OSPI 引导 — 基于 Arm 的微控制器论坛 — 基于 Arm 的微控制器 — TI E2E 支持论坛
我将让我们硬件和 Linux SDK 软件团队的专家确认 AM62A7 与 MT35XU02GCBA2G12 存储器的兼容性。
如果下周星期二未回复（四月 28-2026）、请 ping 此主题。
此致、
Anastas Yordanov
