[参考译文] DP83822IF：ESD 测试期间出现 100ms 错误

您好：

不清楚器件上的其他原因可能导致此通信错误。 请注意、该器件的大多数表征工作都是针对链路建立而不是数据包错误、因此支持有限。 是否在 SFP 屏蔽层上进行 ESD 测试？ SFP 是否可能受到影响、而不是 PHY？

如果触发深度断电或任何其他类似状态、则需要通过 SMI 手动将 PHY 恢复到运行状态。 因此、我不认为这是根本原因。 PHY 是否通过 0x15 显示错误？

此致、

Gerome

您好：

您能否扩展 PWDN 引脚触发深度断电功能？ 我的理解是、在通过引脚进入之前、必须在寄存器中设置此参数。 因此、如果没有通过寄存器设置该位、则不太可能触发。

您提到的另一个电路板是使用 DP83822 进行同一设计的另一个例子吗？

您能否再次说明放电点的位置？ 它是否在 SFP 本身上？ SFP 是否可能被中断并且可以以不同的方式操作？

您测试的 ESD 等级达到了多少？

此致、

Gerome

INT/PWDN 引脚是多路复用功能引脚。 根据数据表、相应寄存器的默认值将该引脚配置为 PWDN 功能。

数据表指定了  复位信号的触发脉冲宽度为 10us。 但是、对于 PWDN 功能、数据表 不 提供所需的触发脉冲宽度。 在我们的实际测量中，短至几十纳秒的脉冲可能会触发它 — 远小于 10µs 复位脉冲。

我们已经尝试重新配置寄存器、以将引脚功能从 PWDN 更改为 INT。 我们还向该引脚添加了滤波电容器 (100pF、10nF、47uF)。 尽管如此 、仍会发生 100ms 的数据丢失。

因此、我们怀疑 ESD 干扰 不会 主要通过该引脚或其信号布线进入芯片。 相反、它可能会通过其他信号线或 GND 平面耦合到芯片中、然后在内部错误地触发深度断电功能。

2.其他电路板使用相同的 FPGA 和相同的 SFP 光学模块、但 不 包含 DP83822IF PHY。 在同一 ESD 测试期间、该电路板仅出现 1–2 个数据包丢失情况。 新电路板添加了 PHY 以支持 100BASE‑FX、因此差异强烈指向 PHY 作为根本原因。 它们并不是同一 DP83822 设计的两个实例。

3、 接触放电点位于 SFP 金属笼的外边缘,而不是 SFP 模块本身。 我们无法完全排除 SFP 中断、但如果问题仅在于 SFP、则没有 PHY 的电路板可能会出现类似的数据包丢失、但它只会丢失 1-2 个数据包。 因此、PHY 仍然是主要的疑似故障器件。

4、 我们根据 IEC 61000-4-2 4 级 (8kV ) 接触放电进行测试。

谢谢你。

您好：

我了解存在的行为如何表明正在进入深度断电状态。 但是、如果 PHY 进入断电或深度断电状态、链路将被切断。 PHY 从断电状态转换到随后重新建立链路需要更长的时间。 检查这一点的方法是查看链路 LED 是否在冲击期间受到影响、因为这将确认这个假设。 如果链路通过冲击保持稳定、并且只存在数据包错误、则我不相信正在进入和退出深度断电模式。

此致、

Gerome