Other Parts Discussed in Thread: AM26LV32E
器件型号: AM26LV32E
您好的团队、
我们 在其中一个应用中使用 AM26LV32E、问题是即使输入 P 和 N 都获得逻辑低电平(–0.2V < VID < 0.2V)、输出也将为高电平、但对于我们的应用、只要输入 P 和 N 处没有输入、我们就会期望输出端出现逻辑低电平(零)。
但根据获得逻辑低电平的真值表、差分输入必须小于或等于–0.2V;那么如何实现该逻辑、因为我们将此输出用作状态位、我希望确保即使两个差分输入都为逻辑零、输出也必须提供逻辑零作为输出。
我附上了我们使用 FYR.docx 的当前设计 、建议进行任何设计更改以实现此应用需求、或者建议使用一个 IC、当输入 P 和 N 都处于逻辑低电平时、该 ADC 会提供逻辑低电平状态。
希望得到快速答复;
提前感谢。
