[参考译文] SN65DSI83-Q1：关于 REFCLK

您好：

如果 REFCLK 用作 LVDS 源、则应将其连接到振荡器、而不是晶体。

REFCLK 的频率将取决于 LVDS 时钟频率。 基于显示屏像素时钟速率的 LVDS 时钟频率应是 REFCLK 频率的倍数。

例如、如果使用的 LVDS 时钟频率为 75MHz、则可以使用 25MHz 处的 REFCLK、同时将 REFCLK_multiplier 字段设置为乘以 3。

如果满足数据表中提到的时钟抖动规格和其他规格、则可以使用 25MHz REFCLK。

或者、DSI 时钟也可以用作 LVDS 时钟源。

此致、
Ikram

您好：

感谢您的答复。

您是对的 — 连接到`reFCLK`的器件应该是振荡器、而不是晶体。
25MHz 的下限是否基于振荡器的容差包含在规格中？ 如果使用典型的 25MHz 振荡器、如果实际频率由于容差而降至 25MHz 以下、是否会出现任何问题？

您好：

由于器件规格仅针对 25MHz REFCLK 进行了验证、因此数据表要求使用的振荡器不应低于该限制。 但是、25MHz 作为最小下限值包含在规格中、低于该值不在规格范围内。

您的显示屏使用的 LVDS 和像素时钟速率是多少？

此致、
Ikram

您好：

感谢您的答复。

我会回答这个问题。

• 像素时钟： 23–27MHz、典型值 25MHz
• LVDS 通道速率： 161Mbps 至 189Mbps /通道、典型值 175Mbps/通道

您好：

在这种情况下、应该可以使用 25MHz REFCLK、但他们也可以使用最高达 27MHz 的更高版本、只要满足数据表 REFCLK 规格、这由您自行决定。

此致、
Ikram

您好：

根据 LCD 规格、可以使用 25MHz、因为所需的范围是 23–25MHz。 但是、SN65DSI83-Q1 在 25MHz 下方无法使用、因此我知道、在选择时应考虑到该约束条件。

非常感谢。

您好：

• 像素时钟： 23–27MHz、典型值 25MHz
• LVDS 通道速率： 161Mbps 至 189Mbps /通道、典型值 175Mbps/通道

由于您之前提到像素时钟速率为 23 - 27MHz、因此请检查它是否只支持 23 - 25MHz 或 23 - 27MHz。


LVDS 时钟源替代：DSI 时钟

此外、我想提一下、除了外部 REFCLK 外、您还可以使用 DSI 时钟通道作为 LVDS 时钟源。

只要 DSI 时钟速率也在数据表规格范围内、这可能是代替外部 REFCLK 的潜在替代方案。  对于 MIPI D-PHY 时钟、HS 连续模式、通过使 HS_CLK_SRC = 1 来设置该位

DSI 时钟输入频率必须介于 40 - 500MHz 之间、 DSI_CLK_DIVIDER 字段用于对 DSI 时钟速率进行分频、以获得像素时钟或 LVDS 时钟速率。

例如、使用 150MHz DSI 时钟时、分频器可以设置为 6 以输出 150/6 = 25MHz LVDS 时钟速率。

此致、
Ikram