[参考译文] DS160PT801：查看原理图

您好、
请参阅我的回复：  

1.  

对于所有配置 (strap)、使用建议的电阻器进行上拉和下拉。 不要将搭接引脚直接连接到电源或 GND。  

2. PCIe 通道：  

•  交流耦合一次：正常
• B 通道上的下行 (FPGA->GF)、通道上的上行 (GF ->FPGA)：确定

3.请确保电源轨可支持数据表第 12 页中列出的最大电流消耗。

此致、

Charles

您好 Henry：

请参阅我的评论：
-我们建议交流耦合电容器下的接地空洞为~2 层。 这有助于补偿电容器焊盘引起的阻抗变化。
-确保所有高速布线的阻抗匹配到 85 欧姆。 第 INT5 层的高速布线阻抗是否受控？ 我在上面和下面看不到参考平面。  

-确保过孔背钻。

-我们建议采用 10/20/40 钻头/垫/防垫规则的 VIA 反垫。  

-请在 5mil 内匹配所有 P 和 N 差分对。 目前情况并非如此。 例如：D9_reimper_PER0+= 2364mil、 D9_reimper_PER0-= 2334mil

- 验证阻焊层和焊锡膏模式是否遵循 DS160PT801 数据表第 55-56 页上的示例

有关更详细的指导、请参阅我们的高速 PCB 布局应用手册。  https://www.ti.com/lit/an/snla426/snla426.pdf

此致、

Charles