This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,我们正在使用 tms320c6657和 DP83867进行以太网电路设计,目前遇到了以下问题:
我们可以通过 MDIO 访问 PHY 芯片的寄存器,并读取反馈值。 PHY 寄存器和硬件链路 LED 指示灯均指示其已链接。
但是,在读取 DSP SGMII 寄存器和 EMAC 寄存器时,它会显示链路不成功。 可以使用开发板调试相同的代码。 以下是开发板和我们自己的开发板的相关注册表的比较。
您好,
链路似乎成功(注册号0x1[2]='1'),对吗?
您是否可以确认是否启用了 SGMII,同时进行分路和/或注册访问?
您能否确认是否遵循 SGMII 布局规范9.2.2.1.1?
顺祝商祺!
杰罗姆
谢谢。
1.我们确认 链接成功(注册号0x1[2]='1');
2.硬件启动和注册都可以确认 SGMII 已启用
还有两个问题:
请告诉我哪里可以找到“SGMII 布局规范9.2.2.1.1 ”
4.EVM 使用 PHY 88E1112,而 我们使用 TI PHY DP83867。调试时是否应该进行任何更改?
您好,
我指的是 DP838672数据表中的第9.2.2.1.1节。 如 图14和15所示,您是否可以确认遵守了这些准则,并且每条线路上都有0.1uF 的交流耦合帽?
此外,为了确认您的设计是否基于具有 88E1112的 EVM,但现在将使用 DP83867进行调整,因为这些 EVM 与引脚到引脚不兼容?
顺祝商祺!
杰罗姆
,中国的 TI FAE 已经检查了我们的硬件交流耦合帽现在已存在,并且布局符合9.2.2.1.1规则。
我们设计了基于 EVM 的 PCB,并将 PHY 从88E1112更改为仅 DP83867IS。 我们认为 ,标准示例代码 可以在 EVM 上成功调试,但在使用 PCB 时失败。
从88E1112调试到 DP83867时,是否应该进行任何更改?
您好,
您能否进一步了解标准代码如何在 EVM 上成功调试,但在设计上却失败?
如果 TI FAE 已经检查了您的硬件,那么就不应该再担心这一点了。 但是要仔细检查,能否给我一个0x0 - 0x1F,0x6E,0x6f,0x37的寄存器转储?
顺祝商祺!
杰罗姆
这是昨天测试的信息:
链路已启动,,但 SGMII 自动导航失败。
您好,
捆扎看起来正常,所以从 SW 看,这应该是好的。 SGMII 迹线有多长时间? 此外,我还想看看这个示意图。 可以上传吗? 就零件之间的变化而言 ,SNLA331可能就足够了。
顺祝商祺!
杰罗姆