[参考译文] DS90LV028A：LVDS 信号

你好，卡洛，

此设备具有故障安全功能，可在终止状态时关闭电源。 请参阅数据表中的8.3.1故障安全功能部分。  

Malik 您好，

如果设备断电，其输出如何偏高？

此致，
卡洛

Malik 您好，

有此更新吗？ 谢谢。

此致，
卡洛

你好，卡洛，

很抱歉，我不理解您的问题。 据我了解，如果 DS90LV028已关闭，则输入处不应有 LVDS 信号。  

您好，Malik，

感谢您迄今为止的支持。 卡洛指导我在这里与你讨论一个跟进话题。

在我们的设计中，LVDS 信号由 FPGA 生成，FPGA 独立于包含接收器的电路供电。  接收电路 应在 FPGA 完成后立即打开。 因此 ，在接收器启动之前，LVDS 线路上存在1.2 V 共模电压。 在当前原型中，这不会导致任何电流过，但我们希望确保这是安全的。 由于似乎不在接收器的规格范围内，您是否看到了除确保在 DS90LV028通电之前 FPGA 未通电之外的任何解决方案？

谢谢你，杰尔