This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1071280/tdp142evm-schematic-for-tdp142evm
大家好，团队
您能否帮助共享 TDP142EVM 的原理图？ 我在网站上找不到它们。
数据表中图19的问题，我假设 应用程序中的 DPEQ1/DPEQ0只应具有固定配置0，R，F 或1。 但我发现原理图有不同的选项，因为它们同时具有上拉和下拉电阻器。 请帮帮我。 非常感谢。
此致，
陈苔丝
苔丝
请参阅随附的 TDP142EVM 示意图，
e2e.ti.com/.../HSDC029A_5F00_Schematic.pdf
DPEQ0/1为四级输入，只 能选择一个设置0，R，F 或1。 方框图显示了可能的设计选择，但并不意味着同时填充上拉/下拉。
谢谢
大卫
