[参考译文] SN65LV1023A：单LVDS差分信号的SPI外围设备

admin

Other Parts Discussed in Thread: SN65LV1224B, SN65LV1023A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1088345/sn65lv1023a-spi-periperipheral-to-a-single-lvds-differential-signal

部件号：SN65LV1023A
主题中讨论的其他部件：SN65LV1224B，TIDA-6.0017万

各位专家，您好！

客户对SN65LV1023A和SN65LV1224B对感兴趣，并想知道TI是否提供了类似的芯片，该芯片可能将SPI外围设备连接到单个LVDS差分信号？客户希望通过电缆传输串行数据，并且不希望通过8根线发送芯片选择，SCLK，Miso和MOSI。理想情况下，仅需通过2根电线进行MOSI或Miso，并让LVDS执行PLL时钟恢复。

希望您的帮助。

此致，

马文

3 年多前

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

马文

我想请您参考此应用说明 https://www.ti.com/lit/ug/tidued8/tidued8.pdf。这对客户有帮助吗？

谢谢

David

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，David：

感谢您的回复。如果客户有其他问题，我会告诉您。

此致，

马文

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，David：

客户有回访。

客户找到参考设计TIDA-6.0017万。如果客户有8线传输线，这将适合客户。

挑战在于以大于或等于SN65LV1023A串行器的最小参考时钟速度(10 MHz)并行连接10位。他们没有对FPGA编程的带宽，还担心10 MHz对于对10 GPIO的位冲击速度可能太快。因此，他们正在寻找一个IC，它允许在微处理器上使用与以下类似的高速外设：
UP SPI外设--> PCB跟踪(Miso，MOSI，SCLK，!CS)--> SPI至10位并行转换器--> PCB跟踪(10位数据，REFCLK)----- > SN65LV1023A --- >2线传输线--- >与SN65LV1224B的接收端类似

有什么我们可以推荐的？

此致，

马文

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Marvin，

我们没有SPI到10位桥接器。是什么推动了此要求以序列化SPI接口？是否严格要求使用2线接口？

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Malik：

感谢你的帮助。客户询问我们能否建议替代解决方案，而不是解决他们的问题。

以下是客户的回应：

"要求：

>最小30 Mbit/s
>支持多喷嘴
>低功率
>通过电缆进行可靠传输(100 m 或更长的时间是一个延伸目标)。
>2线半双工传输(4线全双工正常)
>PCB非常小(至少对我们来说)，所以我不能拥有比SN65LV1023A/1224B推出1224推出的5 mm VQFN大得多的IC。

B-LVDS似乎是RS485的逻辑选择。现在似乎没有很多支持多滴的PHY解决方案。我考虑了以太网的多点和单对以太网，但由于 "多站"的每个节点都需要新的PHY，因此电力成本过高。另一个设计约束是尽量减少电缆中的电线数量。所以我对一个2线半双工解决方案非常感兴趣。我会考虑4线全双工解决方案。 (因此参考设计TIDA-6.0017万中的LVDS上的SPI不起作用)。

我们以前尝试过的LVDS尝试在微处理器端出现瓶颈，在这种情况下，UART无法以足够快的速度进行采样，以接收大于10 Mbit/s的串行数据这就是为什么带有PLL时钟恢复的SerDes功能在SN65LV1023A/1224B中1224中如此引人注目的原因。但是，对于我们来说，10 MHz的时钟最小值有点快。我们没有10个UART，因此我们必须手动对10个GPIO进行批处理，这不是不可能的，而是具有挑战性的。 10 Mb/s时的10位为100Mb/s，比我们需要的速度快三倍。如果有不同的SerDes - LVDS IC，它可以接受类似3 MHz时钟和10位并联的信号，从而提供我们所需的30 Mbit/s，那就可以了。”

如果您需要更多信息，请告诉我。

谢谢你，确保安全。

此致，

马文

0 admin 3 年多前

TI__Guru**** 2616675 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Marvin，

您的客户似乎应该考虑实施CAN总线或以太网连接。 LVDS在所需速度(30Mbit/s)下没有达到(100 m)。此外，我们没有适合此应用的SERDES。

https://www.ti.com/lit/an/sloa101b/sloa101b.pdf CAN总线简介

https://www.ti.com/lit/an/slaa844/slaa844.pdf LVDS有多快

https://www.ti.com/lit/an/slaa845/slaa845.pdf M-LVDS有多快

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN65LV1023A：单LVDS差分信号的SPI外围设备